微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于设计一个测频率计的问题

关于设计一个测频率计的问题

时间:10-02 整理:3721RD 点击:
最近自己设计了一个测频率的模块,使用一个基准时钟做了一个1s的门限,在这个门限内,对待测信号的脉冲进行计数,然后在1s后将计数值与几个初定值进行比较,再产生不同的结果输出,可是现在从实验的结果看,1s的门限很准,但是在1s内对待测信号的脉冲计数只计了一半,不知道是哪里出的问题,有没有人遇到过这种问题啊?我哪里做的有问题?基准始终从从0计数到999关闭门限,到1010时对待测信号计数清零,然后在1023时自己复位重新计数,哪里有问题吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top