Design Compiler有命令报出整个设计的全部cell的个数吗？

Design Compiler有命令报出整个设计的全部cell的个数吗?
report_cell 可以么

Design Compiler有命令报出整个设计的全部cell的个数吗?
我的猜想，不知道行不行的通，明天上班我再试一下，再回复
以下是我的猜想
get_cells -h *
可以得到所有的cell,返回是一个集合(collection)，而对collection，synopsys有一些专门的函数，比如remove_from_collection等等，相信synopsys也会提供求出collection中元素个数的函数，不妨在design_vision的tcl命令行输入
man collection，查一查有没有类似length之类求collection元素个数的函数
这样问题就解决了。

Design Compiler有命令报出整个设计的全部cell的个数吗?
hitlzh:
report_cell报不出多个level的cell.
puffen:
get_cells可以收集出来,但把hard macro以及那些子子模块的调用也算进来,不是很准.要一个一个把这些remove掉感觉不大可行.

Design Compiler有命令报出整个设计的全部cell的个数吗?
俺也想统计DC后的cell
如用了多少dff，不知道怎么做

Design Compiler有命令报出整个设计的全部cell的个数吗?
set DFFCOLLECTION [get_cells -h "@ref==*DFF*"]
echo [sizeof @DFFCOLLECTION]
试试,具体语法你再找找,感觉可以,不过我的问题还是不行

Design Compiler有命令报出整个设计的全部cell的个数吗?
那就把整个网表flatten,不让它存在任何层次,然后就可以用report_cell了.

Design Compiler有命令报出整个设计的全部cell的个数吗?
hitlzh：
确实是个办法，看来也是这样最方便。呵呵，谢谢！
另外，大家有做过hardmacro吗?假设要做的话怎么生成带power信息的.lib文件?在primetime里好像只能抽出有timing信息的.lib，那power的信息怎么办?

使用 all_registers 命令
sizeof_collection [all_registers -edge_triggered]