xilinx fifo ipcore的问题

小弟使用core generator产生的FIFO 的核，可是每次都是正常工作一段时间之后突然跑飞，不知道是什么原因，时序都已经验证过了，没有错啊。以前使用Spartan3E是这样，现在用V4的片子也是这样。有没有达人清楚这个问题，帮忙解决一下啦。

coregen生成的fifo好象不会出问题哦，至少我没遇到过，你可以用逻分或者示波器看看相关的读写信号的时序是否正确，还有就是你所说的跑飞具体是什么现象，是fifo的数据突然就不正确了还是mcu突然跑飞了，具体查一下原因。

WO绝对相信XILINX工具自带的IP！

小编说的这种情况,可否说的具体些呢?
我在使用fifo IP的过程中也遇到不少问题！不过都解决了哈！

如果说是用到起都不行了的话，最好还是检查一下逻辑！

查看一下core的版本是否是最新的；也可用chipscope 看一下。　

怎么FIFO IP
产生的延时那么大呢
我采用的是非对称输出形式
写入跟读出的延时》10

chipscope抓波形看看。
还可以自己嵌入一些简单的逻辑去检测fifo的状态，方便debug。

没碰到过...大多数这样的情况都是你代码的问题...你用CHIPSCOPE抓一下就知道了的。