布局布线后仿真出问题,其中报告中有这样几个警告,大家讨论下！

时间：10-02 整理：3721RD 点击：

WARNING:Route:447 - CLK Net:clk_2m may have excessive skew because 2 NON-CLK pins failed to route using a CLK template.
WARNING:Route:447 - CLK Net:clk_52m may have excessive skew because 1 NON-CLK pins failed to route using a CLK template.
clk_2m 和clk_52m 着两个时钟信号来自DCM,clk_2m 的扇出值是214,clk_52m 是45！
为什么回出蛰个警告呢?
是不是这个原因导致的后仿真不对么?

是不是你的DCM输出没有接上BUFG?

上一篇：求助：那位高手用过DDR 控制器的IP核？
下一篇：有深圳的朋友么？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器