微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:程序仿真出错,但是单独仿真都正确!

求助:程序仿真出错,但是单独仿真都正确!

时间:10-02 整理:3721RD 点击:
我把程序A和B结合起来 单独仿真A B都正确 而且 我用A的输出结果作为输入对B单独仿真 结果正确 但是把A B结合起来 结果就不对了。怎么回事?
我现在是用原理图画的 已经放在一起了 就是结果不对,但是我把A的结果拿出来对B仿真,结果正确。
程序大概原理是这样信号xin先经过A出来得到结果yin,再和原始xin共同输入B进行运算,但是结果不对,如果我对B单独仿真,把经过的A的结果yin和xin座位输入输入B,结果就对。
不知道我说明白了没有。
xin------------------B
xin--------A--yin---B--  错误
xin---B
yin---B  结果正确!
WHY?

使用示波器或逻辑分析仪测一下a模块输入xin和输出yin的延迟时间,你会发现问题的。

根据你提供的信息, 应该是时序上出了问题,因为模块A的输出要经过若干个延迟,然后再和输入xin一起输入到模块B,而你得到正确结果没有考虑到xin和y信号之间延迟问题,建议你修改逻辑...

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top