微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 大型计数器设计方案性能比较......

大型计数器设计方案性能比较......

时间:10-02 整理:3721RD 点击:
各位大虾,大型计数器有多种设计方案:
1) 二进制计数器,速度相对较低;
2) Cascade级联:使用4位带使能端和计数终止端的计数器,6个级连,
   最低一级计数器的使能端接总体使能端;其计数终止端接下一级的
   计数使能端,依此类推......,性能相对较高;
3) grey码计数器,性能高,但设计麻烦,需要grey to binary转换;
4) LFSR计数器,性能高,设计简单。
       前两种方案相对而言性能较低,后两种较高,但grey码计数器和
   LFSR计数器相比,谁性能更优?

大型计数器设计方案性能比较......
如果你是追求速度的话,应该是lfsr计数器速度高。

大型计数器设计方案性能比较......
多谢!

大型计数器设计方案性能比较......
看你需要什么性能了。
提一句:第二种对于测试来说很有用,否则你的测试向量很长,很费时间和测试成本。

大型计数器设计方案性能比较......
高速的部分用lfsr,lfsr的输出是低速的,可以用几个binary就可以了。
混合的计数器好用,呵呵


不错不错

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top