弱问：运行DC时，怎么检查自己的design使用了多少resource？

时间：10-02 整理：3721RD 点击：

小弟初学DC，不知道怎么得到自己的design要用多少resource,是不是有什么命令啊可以看呢?另外，hlo_resource_allocation 设了不同的值后，resource 的需求数量会变化吗? 还有，为什么说code中if-else 中不用＋或—就能改变design 对resource 的需求?

用report_resources命令

上一篇：为什么用JTAG下载模式不能下载成功？
下一篇：ise8.1写约束问题！

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器