输入信号中各位互不干扰的求教！

时间：10-02 整理：3721RD 点击：

本人通过arm的16数据总线，传输一16位数据，这16位数据中包据了四个命令，分别为0.1.2.3位，如何在操作0位的时候不影响1位的命令如“0000000000001111”（000F）时，四个命令同时有效！
现在遇到的问题是：如果我在0位有效的情况下，再使1位有效（即给0、1位都送1），这时就会导致0位出现无效的状态！请问该如何解决才能使操作任何一个命令的时候其它的不受影响?
小弟谢过！

上一篇：在哪可以下载Cadence软件的使用介绍（视频文件）？
下一篇：90nm的gate area 等效面积是多少？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器