微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > pll和外加时钟问题

pll和外加时钟问题

时间:10-02 整理:3721RD 点击:
pll的时钟性能和直接用一个外加的时钟那个较好?
看资料上说用pll时,其所在的bank的输出脚数对pll都会产生影响,但是i/o脚用的多,pll所在的bank必然要有i/o,一般用多少不会影响?
还有,就是pll本身有输出,我可不可以不用它的输出,用用专门的时钟脚,因为我的控制这个输出时钟?

没有牛人啊!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top