微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教时序仿真没问题,COLD的控制就是不起作用

请教时序仿真没问题,COLD的控制就是不起作用

时间:10-02 整理:3721RD 点击:
用EPM570T100C5做AD9956的频合器芯片的控制,连接了三个片子,都是往SDI,SCLK,CS,I/Oupdate,这几个腿写串行控制字,,时序仿真没问题,管脚分配也对,下载也正确。用示波器在AD9956对应管脚上能观察到控制信号,电平也对,CPLD的控制就是不起作用。由于没有数字存储示波器,所以没法验证时序。可是我的CPLD时钟只有30MHz,分频后给AD9956的SCLK只有1MHz,硬件应该不会有什么干扰毛刺之类的吧。AD9956的控制字以前用单片机写过,用的挺好,就换了CPLD就不行了,折腾了一个多月了。
    求教各位高手会是哪里的问题啊!

有人遇到过类似问题吗

直接拿示波器看看对应管脚的波形试试,选个电平触发。

可能还是时序的问题。
先验证sclk满足需求,然后用示波器的两个通道,以sclk来验证其它信号。
会搞定的!
以前我写串行接口的18B20也折腾了好几天。

示波器好好查看吧,估计是有地方不细心的问题。你提供大家可以找问题的前提太少。有没有另一块板子测试?读出ad寄存器的值比较看看;如果设备要求安全性高,一般都得写了之后读来校验,不一致还要重写。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top