欢迎讨论Verillog与VHDL的使用

硬件描述语言Verilog与VHDL的选择与使用，一直是大家在选择学习硬件设计所要面临的选择，到底哪一门语言更适合中国学生学习和使用一直是困扰高校老师的难题，很多学校都是根据老师个人的喜好进行选择，很多学校两门语言都开，希望大家能发表一下自己的看法，共同提高。

怎么讨论?
小编开个头！

不要跟着学校没有实践经验的老师走,他们也许和你差不多白痴啊！

工业界大多用verilog吧,军用的才用VHDL

我们学校不同的学院使用不同的语言

对于开始选择学习的语言，一般都会被学习者在以后的开发中所采用，所以我们在选择语言的时候要慎重。
对于学校老师，很多在这方面都是有过一定相关设计基础的，硬件描述语言与实际设计经验关系很大，所以我们希望有经验的老师来讲述。