微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助,关于Modelsim后仿真出现异常。

求助,关于Modelsim后仿真出现异常。

时间:10-02 整理:3721RD 点击:
做了一个使用EPM3064ATC44-10芯片的工程。前仿真一切正常,可以添加波形,可是后仿真就出现问题了。不能添加波形。

未添加波形时一切正常

右键选择添加波形。

点击restart,然后点OK

出现以下蓝色字。
# Loading instances from Max3064_v.sdo
# ** Fatal: SDF files require Altera primitive library
#    Time: 0 ps  Iteration: 0  Instance: /Max3064_tb File: D:/FPGAProject/Max3064/prj/../testbench/Max3064_tb.v
# FATAL ERROR while loading design

然后就这样了。不能重新Run-all,点击break也没反应。
求助一下是哪里出现的问题?


已经使用小梅哥的class6_BCD_Counter实验测试过后仿真添加波形,是正常的。
是不是因为我使用了别家公司芯片的原因呢?

突然想起来,打开工程的时候会提示
”the device or device family does not support ”
该器件或器件种类不支持逻辑锁定,
我不太懂逻辑锁定是什么意思。难道是这个影响了后仿真的波形添加吗?


谢谢大佬的分享

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top