微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus II 13.1调用FIR 这个IP核生成时一直卡着,怎么解决?

quartus II 13.1调用FIR 这个IP核生成时一直卡着,怎么解决?

时间:10-02 整理:3721RD 点击:
quartus II 13.1调用FIR 这个IP核生成时一直卡着,怎么解决? 系统版本是win7 64位 专业版,我试过网上说的①在license中改相应IP核的序列号②在任务管理器中关闭quartus.map任务。还卸载了quartus13.1重新安装都不行,也不知道是什么原因,是系统的问题,还是quartus的版本问题,还是什么问题,小白刚学FPGA,积分不多,忘高手指教

听说是被Windows的自动更新给拦着了,关闭Windows的自动更新和防火墙功能应该就OK了

自己顶一下帖,别沉。

应该是license不行,没有破解

安装了15版的能正常生成IP了,

License也破解了,就是卡着,我换15版的quartus好使了

好的,谢谢,我赶紧试一下好不好使

事实证明,我点电脑这样做了之后不行啊。我都开始怀疑人生了

改用15版的quartus 虽然能生成IP但是编译的时候又出现问题了,这个是不是真只能关闭仿真的,不能仿真了?


小编我生成FIR也编译通过了,但是Modelsim仿真的时候说没有实例化成功,你遇到过吗

遇到过,我的也不行,这个问题都拖了我两周了,都不知道怎么解决

我解决了,是Modelsim的版本问题,我重新下载了一个Modelsim-se 可以混合VHDL与Verilog语言的就可以了。但是有些Altera的库要添加

我用的也是Modelsim-se,没有解决问题,能否留个微信或者QQ,交流交流一下,我拖了两周了,帮帮忙,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top