FPGA IO设计

关于FPGA的IO设计，我有以下几个疑问，希望大家多多指教
1. 在FPGA设计中(Altera cyclone IV)，对于一个三态口来说，设置成输入，是不是悬空的啊?（这种问题是不是找相应的手册会有比较详细的结构图，因为是新人对于找资料解决问题，还是比较弱，往往无从下手）
2. 想对FPGA的IO，设计成可配置的形式，可以当普通IO口使用，有输入输出，也可以配置成复用模式，可配置成复用功能，复用输入功能好像会遇到扇入的问题，大家有没有比较好的思路。

这个复用你在FPGA内部逻辑实现就可以啊，它是个IO不影响你把它用做总线上的信号；另外，关于三态，一般都是对输出电平来说的，做为输入的话就不会对你其他部分电路造成影响了。

Altera的FPGA在配置信息里也可以决定IO是设置成上拉下拉三态或者不做任何处理，就像Xilinx的UCF中设置的上拉下拉或三态一样。
另外你说FPGA的I/O复用模式，一般的复用IO都是厂家定义好的，比如说配置管脚什么的，真正给用户的I/O就是当成I/O用啊，具体怎么用你可以自己用语言定义。

我知道可以设置IO的上下拉，如果设置为三态，那么当IO当输入口应用时，它是悬浮吗?
另外我说的IO复用是想说，我的系统可能有IIC、SPI等等，外部会再加一个板子，I这个时候我希望和板子连接的IO很灵活，可以通过ARM的配置，来实现它是IIC引脚或者是SPI引脚，或者单纯把这个IO拉高拉低

复用问题在乎你的外部电路，只要你你的在不电路不烧芯片就可以，看你的想法是每次复用时重新配置fpga，这个可以实现的

可以理解成悬浮的。

赚些积分，好下载有用的资料！