微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Altera FPGA的上电顺序

Altera FPGA的上电顺序

时间:10-02 整理:3721RD 点击:
学习的时候了解到FPGA的多路供电要求一定的上电断电顺序,目前在搞Altera的Cyclone IV系列的FPGA,主要有内部逻辑供电VCCINT,PLL供电VCCD_PLL,IO口供电VCCIO等。这些供电的上电顺序要求,包括上电时间间隔等,应该从哪个文档里查看呢?之前大致浏览了Cyclone IV的数据手册,没有找到这方面的具体描述。


已退回3积分

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top