微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 推荐一个时序优化的软件~~

推荐一个时序优化的软件~~

时间:10-02 整理:3721RD 点击:
Hi,以前在学校的时候就经常遇见时序收敛的问题,尤其是改RTL好麻烦啊。工作以后和朋友们一起做了个时序优化的软件,叫InTime,希望可以帮助有相同问题的朋友。^_^
我们搞了免费试用的活动,有兴趣的话就点下面的链接来看看吧。
http://bbs.elecfans.com/try_intime.html#trial-rule

6月6日截止,希望大家捧个场

只有50个名额哦~ 谢谢大家的支持

收费感觉很贵啊

试用是免费的。试试看嘛~~ 来都来了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top