微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > IP核NCO卡在生成界面是怎么回事?急求大神帮忙~~~感激不尽!

IP核NCO卡在生成界面是怎么回事?急求大神帮忙~~~感激不尽!

时间:10-02 整理:3721RD 点击:
已经破解了NCO这个IP核,如图:


但是生成的时候一直卡在这里:


并且设置参数的时候无论怎样修改参数,生成的波形实际频率都显示为1Hz,如图:



只是显示问题,你把phase dithering 那个勾,去掉再选中就会更新显示,不影响实际使用。

多谢大神,那么请问卡在生成界面的问题您有没有经验?还是也不影响实际使用?我在卡住的时候查看了一下生成的文件,比生成列表file summary要少,应该是影响的吧?

我刚刚按照您的方法试了一下,Real output frequency 那一栏还是显示的1Hz。注意到下方频域响应横轴是frequency*10 Hz,这个frequency 指的是real ouput 还是desired output 呢?

1、 生成的频率real output frequency只跟clock rate 和phase accumulater precision 两个参数有关,这两个参数确定之后,real  output frequency 基本确定;
2、desired output frequency 顾名思义就是你期望的输出频率,即“理想输出频率”,real output frequency 实际生成的频率,两者之间略有差别,几乎可以忽略;
3、关于卡在生成界面的问题,你可以查看最终生成的文件,只要包含“.qip,.v两个文件,即可正常使用;
4、你可以通过用较高速的时钟,如4倍real output frequency 速度去采样NCO的输出,如果最终的采样关系正好满足4倍也证明NCO可正常使用。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top