微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助 modelsim仿真输出波形不变

求助 modelsim仿真输出波形不变

时间:10-02 整理:3721RD 点击:
萌新求助,按教程一步步做的


仿真时需要给系统时钟的,你的系统时钟一直都是0,这样怎么能进行仿真呢!
系统时钟可以在testbench里面这样产生:
initial begin
      clk = 0;
      always#(period/2) clk = ~clk;

晕,你这连输入时钟都没有啊!输入时钟在tb里写,always #20 clk = ~clk;

楼上正解

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top