微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA内部的RAM M9K

FPGA内部的RAM M9K

时间:10-02 整理:3721RD 点击:
参考文档里说,M9K支持从8192x1一直到256x36的配置,那么如果设计了两个4096x1的RAM,那么会是在同一个M9K里面吗?又或者四个2048x1呢,或者两个2048x2

学习一下 好资料  谢谢小编

M9K指这个memory block总共9k大小,不管被例化为什么组合,只要占用了这个block的地址数据线,其他例化的ram,就不能分享了。
譬如例化了一个4k大小的ram,综合器分配它占用了一个M9K,这时这个M9k余下的5k的memory,是不会被其他ram使用的。

在编程中会需要一些存储器,如果用逻辑构成的话就会占用大量逻辑,很浪费,于是在内部做了一些M4K,M9K等存储器,专门给FIFO,RAM等使用,这样就节约了逻辑用来做其他事。每一块中包含8192个存储位,加上校验位共9216位,故称M9K。每个RAM块可配置成图中的几种模式。
当fifo的宽度和深度符合表3-1中的各种配置时(fifo宽度和深度小于或等于表中的对应数值),每个fifo使用1个M9K块即可,但如果没有完全使用该块中的ram时,该块一般不可用做他用了。比如配置宽度为12位深度为512的fifo时实际使用的ram位为12*512=6144 ,故实际使用率为6144/8192=75%,当所有fifo都按照这种配置来分配时FPGA中的ram最大使用率也就是75%。一种特殊情况是当fifo容量较小而且读写时钟分别相同时,QuartusII可能把几个fifo使用同一个ram块来实现。
当fifo宽度大于表3-1中所允许的最大宽度时Quartus会使用多个ram块来实现,比如配置宽度为114位的fifo时,Quartus必须使用3个ram块来实现这个fifo。当深度为25实际使用的ram位为114*25=2850 ,故实际使用率为2850/(8192*3)=11.6% ,相当多的ram位被综合掉。


学习一下 好资料  谢谢小编

学习一下 好资料  谢谢小编

小编无私分享 谢谢

简单来说,如果你的两个4Kram读写控制一模一样那就会总合成一个m9k,如果不一样就会用两个M9K

9.99新锆石科技FPGA开发板带原装下载器,原价700RMB,现只要450。
淘宝咸鱼链接地址:扫描二维码
赶快来抢。


好资料,好好学习,谢谢小编!

每次可以用一块,虽然只用了一少部分,余下的就不能给其它使用了。

就你讲的最详细了,点赞!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top