微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于FPGA驱动ad9850问题

关于FPGA驱动ad9850问题

时间:10-02 整理:3721RD 点击:
问下AD9850并行传输数据时 每传输一个八位数据 W_CLK下降沿一次。传送完成fq_ud就置高。有没有成功的FPGA驱动AD9850的程序

给钱给你写一个

学习学习,谢谢分享!

小编写好了吗?求分享

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top