FPGA 时序违规 求助
时间：10-02
整理：3721RD
点击：
clk_100m时序综合后出现违规 ， SDC应该怎样修改?
你这个时序逻辑有问题，时序图肯定不对，在好好分析下吧