微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用FPGA进行加减运算需要多少时钟周期?

用FPGA进行加减运算需要多少时钟周期?

时间:10-02 整理:3721RD 点击:
FPGA新手,求大神相助。问题如下:
1.用FPGA从RAM里面取出一个数需要一个时钟周期,那么我可以隔几个时钟周期从RAM里面取出一个数吗?怎么做?
2.FPGA从SDRAM里面取出一个数也是一个时钟周期吗?
3.FPGA做加减法之类的运算时间要耗费多少时钟周期?比如我定义输入变量A、B、C、D都是8位,输出变量E是16位,使E的前八位存入A+B,后八位存入C+D,那么从输入到输出需要多少个时钟周期?
谢谢!

奖励2积分

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top