FPGA读取数据出现问题

大家好，我写了一段程序来读一个并行总线的数据，本来应该读到的是0x34，就是逻辑分析仪图里红色方框里的TED7~TED0的值，可不知道为什么会读成0xb5，程序是状态机写的，大家帮忙看看这是怎么回事?谢过！

1. 
   
2. ------------------------------------------
   
3. process(CLK)
   
4. begin
   
5. if(CLK='1' and CLK'event) then
   
6. if RSTn='0' then
   
7. CURRENT_STATE 'Z');
   
8. TLRDYn
   
9. TLRDYn 'Z');
   
10. if ((not TADSn) and TLWorRn and (not TCS1n))= '1' then
    
11. CURRENT_STATE
    
12. --led_out   
    
13. --led_out
    
14. IF(TBE1n = '0') THEN
    
15. CASE TEA IS
    
16. WHEN ADR_tempd => tempd(15 DOWNTO 0) tempe(15 DOWNTO 0) tempf(15 DOWNTO 0) tempg(15 DOWNTO 0) temph(15 DOWNTO 0) tempi(15 DOWNTO 0) NULL;
    
17. END CASE;
    
18. END IF;       
    
19. 
    
20. IF(TBE1n = '1') THEN
    
21. CASE TEA IS
    
22. WHEN ADR_tempd => tempd(31 DOWNTO 16) tempe(31 DOWNTO 16) tempf(31 DOWNTO 16) tempg(31 DOWNTO 16) temph(31 DOWNTO 16) tempi(31 DOWNTO 16) NULL;
    
23. END CASE;
    
24. END IF;
    
25. --led_out
    
26. --led_out
    
27. CURRENT_STATE
    
28. if TRDn = '0'  then   
    
29. CURRENT_STATE   
    
30. CURRENT_STATE
    
31. IF(TBE1n = '0') THEN                     
    
32. CASE TEA IS
    
33. WHEN ADR_tempd => TED(15 downto 0) TED(15 DOWNTO 0) TED(15 DOWNTO 0) TED(15 DOWNTO 0) TED(15 DOWNTO 0) TED(15 DOWNTO 0) TED(15 downto 0) 'Z');
    
34. END CASE;
    
35. END IF;
    
36. 
    
37. IF(TBE1n = '1') THEN                     
    
38. CASE TEA IS
    
39. WHEN ADR_tempd => TED(15 DOWNTO 0) TED(15 DOWNTO 0) TED(15 DOWNTO 0) TED(15 DOWNTO 0) TED(15 DOWNTO 0) TED(15 DOWNTO 0) TED(15 downto 0) 'Z');
    
40.                                         --led_out                 --多一个等待周期，让数据稳定之后再发READY
    
41. CURRENT_STATE
    
42. CURRENT_STATE
    
43. CURRENT_STATE CURRENT_STATE <= IDLE_STATE;
    
44. end case;
    
45. end if;
    
46. end if;
    
47. end process;

复制代码

这是标准时序，应该没问题啊。

怎么了?gg什么意思?

原因是状态机跳错了状态，谢谢各位帮忙。现在已经正常了。