微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 怎样才能降低FPGA的输出驱动电流

怎样才能降低FPGA的输出驱动电流

时间:10-02 整理:3721RD 点击:
我用的XILINX的FPGA,SAPARTAN6 75 ,外接了两颗DDR3,还有40对LVDS输出。请问大家如何降它们的驱动电流从而降低它们的电磁辐射。谢谢!

xilinx的ucf里,有驱动电流约束,一般用不到,具体请自行搜索。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top