现在的ASIC综合器可以综合出乘法、除法和求模的电路吗？

可以调用designware，里面有多种乘除法运算单元，看满不满足要求了

DC 里面肯定是有库可以调用的，不然连个+-*/都要从晶体管做起，那还做个毛
FPGA里面都是有固核，或者LUT实现的、
用LUT实现的话，两个算子中一个是固定值，就将变动的算子当做地址从LUT中把结果直接查出来，
相当于做了一次这样的运算

可以调用库里面的，一般设计都限制使用，通常会尽量避免，实在不能避免就会单独封装使用

no，记住verilog不是程序语言，不是什么都可以给你翻译成可用的东西，包括运算单元，要么自己写，要么调用已有的硬核，你想想，一个乘法器，根据性能不同，出来的流水线也不同，你希望的是几级? 你压根就不知道*综合出来的是什么样的乘法器。