一个绝对有挑战的问题！

查一下硬件吧，按照通用的设计标准来看，正负10％是必须能够承受的。

FPGA自身不会这样，应该是跟板级的设计有关，可能需要更详细的板子的信息来分析这个问题。
比如“重新上电正常”，是用什么方式把“电压稍微高于3.3v一点点”的?用外部稳压电源直接供3.3V吗?

本来不是外部直接供，后来为了解决这个问题，改为直接供，这个输入的电源是可调的！

器件肯定没有问题，估计是逻辑设计的不好  电压一高，时序更差而不能满足，另外检查一下时钟部分  这个比较关键，示波器 看信号怎么样，可以外部供一个时钟试试

我也出现了类似的问题，不知道怎么解决，蛋疼的，我这边是他后级一上电或者断电FPGA就掉，不知道为啥，坑啊，已经好几天了，还没解决。

呵呵，被骗了，不是什么高深问题

发热严重不，，，，

你这个‘一点点’是多少啊?