微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于FPGA.ARM.DSP时钟信号的问题,请高人解答,多谢!^_^

关于FPGA.ARM.DSP时钟信号的问题,请高人解答,多谢!^_^

时间:10-02 整理:3721RD 点击:
          现在我有一恒温晶振,需要给FPGA.DSP以及ARM(还有一些其他的数字芯片)提供时钟信号,ocxo的波形是正弦波,0V对称,Vp-p=3.3V。我想问直接用这个ocxo提供时钟信号可以吗?需要对它进行什么处理吗?
          如果不用对ocxo产生的信号进行处理直接用的话这些数字芯片对其产生的负电压如何处理?如果芯片不管负电压的话那正电压的峰值也就只有1.65V左右,能达到数字芯片的采样电平吗?
          附加两个简单的问题:1、像fpga、单片机、dsp等数字芯片的输入阻抗是高阻吗?
                                          2、上述数字芯片时钟输入所能承受的最大电压是多大?他们的IO口所能承受的最大电压又是多少?
          希望有经验的人士给个正确的解答。多谢了。

一个时钟带负载能力是有限的,不能同时驱动很多芯片的时钟。数字芯片的时钟要求可以参考ic的手册,比如输入时钟的时序等。
这个不知道你说的是时钟吗?数字芯片的输入阻抗肯定不是高阻,否则怎么接受信号?
这个要看芯片的手册,手册中有具体规定。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top