微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 使用IP产生PLL时钟,出现ISE警告1127,如何消除!

使用IP产生PLL时钟,出现ISE警告1127,如何消除!

时间:10-02 整理:3721RD 点击:


如题,ISE14.7  用IP产生PLL时钟,总会出现两个警告如下:
HDLCompiler:1127 - "C:\Users\...\ipcore_dir\PLL_FOR_CLOCK.v" Line 131: Assignment to locked_int ignored, since the identifier is never used.
HDLCompiler:1127 - "C:\Users\...\ipcore_dir\PLL_FOR_CLOCK.v" Line 132: Assignment to status_int ignored, since the identifier is never used.
虽然实践证明,这两个警告对设计毫无影响,不过鉴于自身的强迫症与不理解,总想把这两个警告消掉,请问各位大佬,这个问题如何解决?

小编可以发到求助问答版块            

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top