基于DSP 的电压闪变监测系统设计与实现

致频谱分析得到的闪变信号幅值产生较大的误差，影响Pst的计算精度。调幅系数ΔUn = 10%，不同频率fn的闪变信号经过FFT 运算后得到的计算值如表1 所示。可以看出，不同频率的闪变信号经过FFT 运算后幅值都产生衰减，而且随着频率的增加衰减更加严重。

表1 调幅系数ΔUn = 10% 对应的计算值.

调幅系数ΔUn = 10% 对应的计算值

为了补偿FFT 计算结果造成的幅值衰减，根据间接解调法提出衰减因子定义如下:

为了得到各个频率的衰减因子，重复计算30 个波形，每次仅计算一个频率成分，分别为: fn = 1，2，…，30 Hz，ΔUn = 10%;为了补偿FFT 运算造成的幅值衰减，定义修正因子如下:

经过计算后，衰减因子和修正因子的曲线图如图1 所示。

衰减因子和修正因子曲线图

图1 衰减因子和修正因子曲线图

修正后的几个不同频率的调幅系数如表2 所示。可以看出，修正后的调幅系数非常接近给定值，大大减少电压闪变幅值的衰减。

表2 调幅系数ΔUn = 10%对应的计算值和修正值

调幅系数ΔUn = 10%对应的计算值和修正值

3 系统架构设计

3. 1 硬件架构设计

系统硬件设计是以TMS320F2812数字信号处理器为核心加上14 位双极性高分辨率的A/D转换器(MAX125) 和CPLD(EPM7128) 作为协处理器的基本架构组成。具体的硬件原理框架如图2 所示。

经过信号放大、抗混叠滤波的电压信号输入到MAX125 进行模数转换，根据采样保持定理采样频率必须大于等于2 倍的信号频率才能保证信号处理的完整性，因此，在A/D 转换前要设置信号的采样频率。调理后的信号过零比较后，送DSP 进行频率捕捉，将捕捉到的频率用于初始化DSP 内部定时器。当定时时间到来时，进入定时器中断子程序并打开A/D 采样，转换完成后MAX125 会产生一个硬件中断告诉DSP 读取数据。CPLD 作为协处理器，主要完成系统的组合逻辑、外设地址译码、数据输入输出缓冲锁存、TTL /CMOS 电平信号兼容匹配等工作。

系统硬件架构框图

图2 系统硬件架构框图.

该系统每半个工频采样128 点，然后送均方根模块进行计算，得到一个电压均方根值，在将所得的值暂存内部SRAM，连续采样2. 56 s，得到一组256 Byte 的电压均方根值，送到FFT 计算模块进行FFT 变换，对变换后的结果进行修正，将修正后的结果保存在外部的Flash 中。

连续变换一段时间后( 如10 min)，根据式(4)计算出电压均方根值序列划分Ui(n) 对应的瞬时闪变值Pi，然后再根据式(5) ～ (7)依次计算短时间闪变值Pst和长时间闪变值Ph。

3. 2 软件设计

系统软件编程需完成的任务是正确控制A/D采样并对采样结果进行FFT 变换，计算各频率对应的瞬时闪变值以及短时间闪变值和长时间闪变值，并把参数正确地显示在LCD 上，统计参数并保存数据。系统软件流程图如图3 所示。

软件流程图

图3 软件流程图.

系统在软件设计时采用模块化的设计方法，给定各个模块的状态标志，当状态标志满足条件时，调用相应的模块进行数据处理，程序结构清晰，便于系统扩展。其中快速FFT 是系统程序设计的核心，该程序设计的好坏直接关系到整个系统的性能。本文使用了TI 公司专门针对2 000系列DSP 而设计的FFT 库模块，该模块带有入口和出口参数，使用方便，具有很好的可移植性。整个程序在CCS2. 2 集成开发环境下完成，运用汇编和C 语言混合编程实现基于DSP 的电压闪变监测系统。

3. 3 测试结果

IEC 通过大量测试得到单位瞬时闪变值(P = 1)时正弦波动电压波动值ΔUn%。系统在测试时，对于不同频率的载波分别叠加标准的波动电压，作为闪变信号源。由于波动电压的波形、电压波动值和频率固定，计算得到的Pst为一定值0. 714。

测试结果比较如表3 所示。可以看出，修正后得到的短时间闪变值Pst更接近计算值。可见，文中提出的方法具有很好的性能。

表3 测试结果比较.

测试结果比较

4 结语

本文提出了一种基于TMS320F2812 的电压闪变检测系统的解决方案。该系统实现了电压闪变信号的采集、FFT 运算处理、短时间闪变值和长时间闪变值的求取等。针对FFT 运算过程中产生的频谱泄露和幅值衰减采取了补偿措施，提高了系统检测的精度。实验结果表明该方法精度高，速度快，充分发挥了DSP 的数据处理功能，应用前景广泛。