基于CPLD+DSP的实时数字图像稳定系统

数字图像稳定是图像序列处理中得一项重要的前处理步骤。早期的方法是对摄像机本身的机械和光路进行稳定，随着数字技术的发展，可以对采集到的图像进行处理，使图像在显示器上能够稳定地显示，同时也为了更好地为后续处理提供稳定的图像序列，如图像拼接、图像增强、信息融合、目标追踪、目标识别等各种图像处理技术的综合运用。在实现实时图像稳定系统方面，由于图像计算量大，必须选用高性能数字信号处理器。目前实现实时图像处理的主要方式有4种：1)基于通用PC机；2)基于通用DSP；3)基于专用或多DSP；4)基于可编程FPGA或DSP+FPG。在通用PC机上可方便地进行各种图像算法的仿真试验，但是这种方法只能在实验室进行，难以现场应用。其中基于通用DSP这种方案的优点在于，价格便宜、资料丰富、开发相对简单，并且处理速度也随着器件性能提高，已经能满足图像稳定所需要的实时处理，形成脱机系统。针对实时数字图像稳定处理，介绍一种采用高性能系列的DSP C6416，开发出一套数字图像处理系统。该系统采用双口RAM作为高速数据输入输出缓冲通道，由CPLD进行系统的逻辑控制，DSP的EDMA完成数据的片内片外传送，通过配置和软件优化，最终完成了系统的高度实时运行。

1 稳像方法和步骤

数字图像稳定处理过程主要由3部分组成：运动矢量估计模块(ME)，运动矢量补偿模块(MC)和图像序列合成模块(IC)。通过ME模块找到帧间运动偏移，由MC模块进行图像拼接完成运动补偿，最后经IC模块进行图像剪裁输出。

运动矢量估计模块中，通过比较当前图像和参考图像中相同的部分，找到两帧图像问的偏移量，即运动矢量，广泛应用于视频处理与编码，如图1所示。

图1中用实线所画的方框表示匹配块，虚线所画的方框表示搜索窗。假定第k帧为当前帧，为了计算第k帧相对于第k-n帧的运动偏移量。在第k-n帧的中心位置选择一个N×N像素大小的匹配块，同时在第k帧上选择一个M×M(M>N)大小的搜索窗，搜索窗的中心位置与第k帧的匹配块中心位置重合，通过用式(1)比较两幅图像间所有相应像素间绝对差的累和VSAD(Sum of Absolute Difference)，在搜索窗内找出和匹配块图像最匹配的位置，即VSAD最小值的位置。该匹配位置坐标和搜索窗中心点坐标的相对位置(△x，△y)，即为两帧图像的偏移运动矢量。

式中，分别为参考图像和当前图像(i，j)位置的像素强度。

获得的图像序列之间的运动矢量参数后，纠正当前图像，使其恢复到正确的位置，获得相对稳定的图像序列，然后送到相应的显示装置或存储介质。

2 稳像系统的方案设计

TMS320C6416是TI公司最新推出的高性能DSP，该器件拥有8个并行处理单元，工作频率为600 Hz，最高处理速度可达4800M／s(MFLOPS)。采用类似RISC的超常指令字(VLIW)结构，在最好的情况下，TMS320 C64X系列的DSP在一个指令周期可同时执行8条32位有效指令，因此可以达到极高的处理性能。

2．1 系统组成

为适合高速图像采集与处理，采用CPLD+DSP的应用方案，由于DSP只专注数据处、理，但缺乏控制能力，利用高速逻辑器件CPLD配合DSP完成实时任务控制与处理，是系统的最佳组合。经过比较，选用XC95144XL作为CPLD控制器，主处理DSP TMS320C6416系列器件进行图像处理计算。该系统结构如图2所示。

该系统输入输出都为标准模拟视频信号，设计采集图像大小为512×512像素，速度为30～60帧／s的实时采集。摄像头输入模拟视频信号后，经过SAA7110进行A／D转换和信号分离后，进入输入端高速数据缓冲区。输出端缓存中的数据，通过BT121进行D／A转换后，合成为标准模拟视频信号，可直接送监视器显示。用逻辑器件CPLD控制系统的工作时序。为适应高速数据吞吐，输入输出缓冲存储器选用了双端口RAM。

2．2 CPLD控制

系统的逻辑控制器是100引脚的XC95144，其主要工作是控制输入／输出帧存，以便DSP将存在其中的处理好的图像数据读出，并在同步控制信号和消隐信号的协同下形成标准视频输出信号，送到监视器显示。图3给出了逻辑控制的原理框图。

CPLD的逻辑控制的工作包括：1)根据SAA7110分离出的同步信号，经过逻辑判断后，给出BT121需要的同步信号；2)由于SAA7110输出的LLC2时钟与采样时钟、输出时钟是同步的，因而以LLC2作为采样数据存储和同步控制子系统的时钟，CPLD内部计数器进行数据采样计数，产生偏移地址，以控制输入／输出缓冲读写数据，使用LLC2时钟也避免了使用外部时钟需要解决的信号相互间的同步和锁相：3)计数器