基于TalusVortexFX的32/28纳米节点设计方案

使用。Talus1.2不仅不会对所使用的不同晶体管开关阈值的数量进行限制，同时还支持无限的电压、频率和电源切断区域。此外，Talus1.2完全支持通用功率格式(CPF)和统一功率格式(UPF)。这两种格式让设计团队能够先从功耗角度出发把握设计意图，然后再推动下游规划、实现和验证策略(见侧边栏)。

32/28纳米串扰问题

时钟频率的持续提高与供电电压的日益降低意味着对串扰型延时变化、功能失效等信号完整性(SI)效应的敏感度在不断提高。在32/28纳米节点，由于更近的相邻轨道、横截面(32/28纳米节点的轨道的高度可能大于其宽度，如图4所示，它增大了相邻轨道耦合电容)以及金属化的轨道和通孔的电阻的提高(相对而言)，因此这些效应也进一步增强。

图4.32/28纳米节点轨道的高度可能超过其宽度。

Talus1.2以基于轨道的复杂优化算法而著称，它使得用户在流程更早期的全局布线期间就可解决串扰问题。Talus1.2解决串扰相关问题的方式有很多，最基本的方式是使用最佳层分配和通过可用资源的扩散布线;它会有效管理这种扩散以避免对线长或通孔数量造成的显著负面影响。此外，全局布线器自带有多线程功能，可获得超高的性能水平。

为了获得高性能，所有全局布线器会先做假设。如：在“桶(bucket)”中放置导线，每个“桶”中的导线都设置于相互的顶部，因此一开始就可以直观地看到。在多数环境中，流程下游的轨道的真正排序和布局工作是留待详细布线器来完成。而解决流程下游的串扰问题要花费多上一个数量级的精力，而且按需修复(如：上调单元的尺寸会伴随面积和漏电功耗的相应增加)可能不是最佳、乃至可完成的方法。

事实上，只有在知道轨道排序及其空间关系时才有可能精确评估潜在的串扰效应。因此Talus1.2将全局轨道区段转换为空间上可布局的区段，然后再使用这一区段在流程更早期就对潜在的串扰问题进行评估;这样通过在全局布线阶段对线路的重新排序和设置,所有的串扰问题都可以在流程的更早阶段得到解决。在全局布线阶段所做的这些修改接下来还可用于为流程下游的详细布线器提供指导，这样便可以少得多的计算工作获得更优的解决方案。

32/28纳米工艺变异问题

对于以180纳米及更高技术节点制造的硅芯片来说，所需的只是解决些少量晶圆间变异，即源自不同晶圆的晶粒在时序(性能)、功耗等特征方面的差异。这种差异可能是由于从一家代工厂到另一家代工厂的制程变异和仪器及操作环境微小差异所造成，如：炉温、掺杂程度、蚀刻浓度、用以形成晶圆的光刻掩膜等等。

在较高技术节点时，所有晶粒间工艺变异(同一晶圆上各晶粒间差异)和晶粒内工艺变异(同一晶粒上各区域间差异)相对来说并没那么重要。(晶粒间变异也被称之为“全局”、“芯片到芯片”、“晶粒到晶粒”变异。)例如：如果一个芯片的核心电压为2.5V，那么在多数情况下会假设整个晶粒拥有一致和稳定的2.5V电压;同样的也会假设整个晶粒上拥有统一的芯片温度。

随着尺寸越来越小的新技术节点浮出水面，晶粒间与晶粒内工艺变异变得日益重要。这些变异中有些是系统变异，这意味着它会随着单元级电路功能而改变。例如：晶圆片中心附近所制造的芯片与朝向晶圆片边缘所制造的芯片相比，其相关的某些参数可能会有所不同;在这种情况下，可以预测所有参数都将受到类似影响;而一些参数还会在随机变异的情况下独立地波动，据说这可能是基于区域的变异(相对于基于距离的变异)。

图5.在32/28纳米节点，晶粒间与晶粒内变异极为重要。

晶粒间与晶粒内工艺变异统称为片上变异(OCV)，在32/28纳米节点变得极为重要。这是由于随着每个新技术节点的推出，控制如晶体管结构的宽度和厚度、轨道和氧化层等关键尺寸变得更为困难，最终导致相对变异百分率(与某些中值相比较)会随着每个新的技术节点而变得更大。

解决OCV的传统方式是使用一阶方案(first-orderapproach)，包括在整个芯片上应用一揽子容限。不过在32/28纳米节点，这种方法过于悲观，会导致过度设计、设计性能降低和时序收敛周期变长。因此Talus1.2部署了复杂的高级OCV(AOCV)算法，基于单元和轨道的邻近性(如：两个相邻单元与位于晶粒相反两端的两个单元相比较，相互间相关潜在变异会更少)来应用上下文特定的降额值。这种更为实际的模式可降低超额的容限，进而减少悲观的时序违规并提高器件性能。

32/28纳米多模多角(MMMC)问题

除了前文主题中所提及的制造工艺的变异以外，我们还必须解决芯片使用的环境条件(如：电压和温度)存在的潜在变异问题。所有这些变异均可归