电力电子装置控制系统的DSP设计方案

摘 要 以TI公司的电机控制专用芯片TMS320LF2407aDSP为例，介绍电力电子装置中控制系统的硬件设计方案。包括DSP的电平转换、时钟、复位、译码、片外存储、键盘、液晶显示和E2PROM电路与必要的外围电路。
关键词 DSP 硬件设计 电力电子装置 PCB
引言
在现代高性能电力电子和交流电机控制系统中，DSP已经取代了微控制器成为控制器的核心。其快速强大的运算和处理能力以及并行运行的能力，满足了电力电子装置控制系统对实时性和处理算法复杂性的要求，并为不断发展的新理论和新算法的应用奠定了技术基础。

C240x系列DSP是面向数字控制系统的新一代数字信号处理器。该控制器集实时处理能力和控制器设计功能于一身，为控制系统应用提供了一个理想的解决方案。其内部的哈佛结构使数据空间和程序空间分离，独立的数据总线和程序总线允许程序数据同时操作；专用的硬件乘法器极大提高了运算速度；具有独特的逆寻址方式，能高效地进行快速傅里叶变换运算；指令系统采用流水线操作，减小了指令周期；采用内存映射方式管理I／0，能灵活方便地扩充外围电路。

1 主电路硬件设计
1.1 系统总体设计
一般电力电子装置控制系统的总体结构如图1所示。详细介绍各单元的功能与硬件电路。

1.2电平转换
TMS320LF2407a（以下简称2407a）采用3.3V电，减小了芯片功耗；但常用直流电源为5V，因此必须考虑电平转换问题。一种方法是直接采用可调直流电源获得3.3V电压，但这样很难保证电源电压的稳定性，影响DSP的正常运行。另一种方法是采用专门的电源芯片，将5 V电压降为3．3 v。TPS76833、TPS76HD318、MAX604为常用的电平转换芯片。图2为采用MAX604实现电子转换的电路。并联于电源与地之间的电容起稳压作用。

1.3 时 钟
与一般微处理器不同，C240x系列DSP利用挂接在片内外设总线上的锁相环时钟模块(PLL)合成系统需要的各种时钟信号(CPU时钟、系统时钟、模拟时钟和看门狗时钟)。外部时钟信号经PLL倍频后合成系统时钟频率。如图3所示，外部时钟信号由lO MHz晶振提供，通过系统控制和状态寄存器(SCSR1)设置4倍频因子后，2407a DSP以最大时钟频率(40MHz)工作。通过检查DSP时钟输出引脚(CLK0UT)的频率，可以判断DSP芯片是否已开始正常工作。PLL模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接，构成低通滤波电路，保证时钟模块的可靠供电。

1.4 片外存储器
2407aDSP可以访问的程序存储空间为64K字，根据MP／MC引脚的电子决定其配置方式。当MP／MC为低电平时，片内Flash存储空间使能，地址范围是0000h~7FFFFh，8000h~FFFFh的地址留给外部程序存储器。当MP／MC为高电平时，片内Flash被禁止，64 K字存储空间全部位于外部程序存储器中，即只能从片外存储器中读取数据，使得仿真调试时通过仿真器对程序修改比较容易。2407a DSP有64K的16位数据存储器空间，32 K字的内部存储器地址范围是0000h~7FFFh，包括存储器映射寄存器、DARAM和外设映射寄存器。另外，地址范围是8000h~FFFPh的32 K字留给外部数据存储器空间。片外存储器的选择主要考虑电压、容量、速度等指标。本文采用工作电压3.3 V，容量64K×16位，访问时间15 ns的高速静态RAM，IS6lLV6416-15T作为片外存储器。如图4所示，片外存储器的数据、地址线分别与DSP对应相连；输出使能引脚OE和输入使能引脚WE分别与DSP的读选通DSPRD相连。仿真调试时，用跳线把片选引脚DSPWE与DSP的程序空间选通引脚CE相连，当外部程序存储器用。程序烧写到片内Flash后，把片选引脚CE与DSP的数据空间选通引脚DSPDS相连，当外部数据存储器用。

1.5 译码电路
GAL器件是在PAL器件基础上发展起来的逻辑器件。作为一种可电改写、可重复编程、可加密的新型可编程逻辑器件，它具有速度快、容量大、功耗低而且设计灵活的优点。本文采用GAL16V8D作为译码芯片，输入信号有DSP读使能、写使能、数据空间选通、程序空间选通、I／O空间选通和高5位地址线，通过逻辑组合后，输出A／D等外围器件的片选信号。

1.6 复位电路
2407aDSP有两种复位源，外部复位引脚复位和程序监视定时器(看门狗)复位．复位引脚(133)是一个I／O脚，正常状态通过上拉电阻接电源。当有内部复位事件发生时，该引脚被驱动为低电平输出方式，给系统中其他芯片提供复位信号；当有外部复位事件发生(手动复位、上电复位、欠电压复位等)时，该引脚为输入方式，同时将复位中断向量0000H加载到程序计数器PC中，使程序重新开始执行。TL7705A具有处理上电复位、欠电压检测复位、手动复位的功能．本文用它来实现外部复位信号管理功能，其复位信号输出引脚与DSP的复位引脚相连，电路如图5所示。

1.7 串行E2PROM
由于被烧写到片内程序Flash中的程序在运行时不能被改写，而实际工作状态中又要根据需要对一些参数进行设置，因此，为控制系统扩展了一块型号为X5043PI-2.7，存储容量为4K的串行E2PROM，与DSP的串行外设接口模块(SPI)连接实现参数设置、存储功能，如图6所示。

SPICLK为SPI单元的时钟信号输出引脚，为X5043PI-2.7提供时钟信号。SPISIMO为从动输入、主动输出引脚，与X5043 PI-2.7的从动输入引脚相连；SPISOMI为从动输出、主动输入引脚，与X5043 PI-2.7的从动输出引脚相连。SPISTE作为一般I／O口使用，为X5043PI-2.7提供片选信号。

2 外围硬件电路设计
2.1 信号调理与A／D转换
电力系统中的电压电流信号一般不能直接送到A／D器件的输入端供转换，而要先经PT、CT将电压电流降低，再经过互感器、信号调理等预处理后供A／D转换。图中反馈电阻R2和R3用来调节输出信号的大小。电容C2及可调电阻R1用来补偿互感器的固有相移。电容Cl和C5是400~l000pF的小电容，用来去耦和滤波。两个反接的二极管用来保护运算放大器。运算放大器视精度要求而定，常用精度和稳定性良好的OP07。运算放大器电源电压通常取±15V或±12V。运放LT084接成射极跟随的形式，起到阻抗匹配的作用。