基于Virtex-5的PCI-Express总线接口设计和实现

从图中可以看出，FPGA接收数据包的最大载荷为512B，而发送数据包为128B。在Host将数据通过PCI-Express接口向下传输到FPGA过程中，首先FPGA要向Host发送一系列mem读请求包，Host收到请求包后，就根据请求包的内存地址和数据长度发送CPLD包给FPGA，FPGA解析CPLD包并存储数据到相应数据区。图7为在Windows XP下测得的每包数据包大小为16KDW时传输速率为5．03Gb／s。

图8为FPGA处理完后将数据通过PCI-Express接口向上传输到Host的ChipScope截图。从图中可以看出包和包之间的发送有一定的间隔，这是因为控制每包发送造成的间隔，所以在同样每包数据包大小为16KDW时测得的传输速率要底于Host向下传输的速率，只有3．7Gb／s左右。