基于FPGA的语音信号实时处理

通过DSP Builder进行FPGA设计无论是建模还是仿真都非常方便快捷，并可以在外部硬件测试平台不够完善的条件下引入HIL模块进行软硬件联合仿真。相对于传统开发方式，具有更大的优势。在时序仿真时可以看出从语音输入到能量的输出占用640个周期,在100 MHz的工作频率下仅耗时6.4 μs，是在MATLAB下运行速度的50多倍，实时性得到了充分的体现。