主流新兴通信接口原理分析

背板收发器、ＤＳＰ、数据板器件的控制端口等。实现这些灵活的互连需要完全不同类型的接口。

这类系统过去都是围绕多点复接的中心总线构建的。实现ＰＣＩ总线架构的３２位／　３３ＭＨｚ及最近采用的６４位／　６６ＭＨｚ标准已经用于通信系统中。最近６４位／　１３３ＭＨｚ　ＰＣＩ－Ｘ更用于高端服务器。但是，由于数据板处理的带宽已经增加，控制板的带宽也要提高。很多设计者发现共享总线带宽不足以满足多个器件的需求。因此，出现一类新型接口。

这类新接口采用点至点连接，用源同步时钟减少时钟偏移。差分信令可提高数据传输率，减少交换噪声和功耗。但真正的创新在于使用交换架构或通道器件，实现控制应用中所需的多点互连。已获得Ｍｏｔｏｒｏｌａ及ＲａｐｉｄＩＯ贸易联合会支持的ＲａｐｉｄＩＯ是使用交换架构实现点至点链接的接口。该接口的传输层规定数据如何封装在包中，每个包都具有数据源和目标信息，交换架构将数据包送往合适的目的地。ＲａｐｉｄＩＯ在每个方向上提供８个或１６个位，采用２５０ＭＨｚ至１．０ＧＨｚ双数据速率。此外，串行ＲａｐｉｄＩＯ可使用具有８ｂ／１０ｂ编码的１通道或４通道数据，嵌入时钟达３．１２５Ｇｂ／ｓ，它还具有ＣＭＬ差分信令。　Ｍｏｔｏｒｏｌａ已经推出几种使用并行ＲａｐｉｄＩＯ的通信处理器。

ＡＭＤ及ＨｙｐｅｒＴｒａｎｓｐｏｒｔ联盟开发的ＨｙｐｅｒＴｒａｎｓｐｏｒｔ使用通道器件实现点至点链接。数据以包的形式传输，每个包均包括数据源和目标信息。接收数据的通道器件按照数据包报头确定是将数据传至链中的下一个器件，还是直接处理数据。目前的ＨｙｐｅｒＴｒａｎｓｐｏｒｔ规范需要宽度为２至　１６位的并行数据。未来规范可支持更高速率。ＰＭＣ－Ｓｉｅｒｒａ和Ｂｒｏａｄｃｏｍ已经为ＨｙｐｅｒＴｒａｎｓｐｏｒｔ通信产品推出基于ＭＩＰＳ的处理器。ＰＣＩ－ＳＩＧ已经推出高速率ＰＣＩ－Ｘ。它们使用与最初ＰＣＩ－Ｘ相同的６４位总线带宽，可支持双数据速率和四倍数据速率。ＰＣＩ－Ｘ　５３３是速率最快的版本，最大总计带宽达３４．１Ｇｂ／ｓ。

解决接口冲突 　　

设计工程师如何面对这些纷繁芜杂的接口标准。实际上，对于给定的设计情况，设计者选择接口的余地并不大。他们一般根据系统所需的成本及功能，选择合适的标准产品。设计者必须选择最合适的器件。但这可能导致接口标准冲突，因为最好的标准器件由于接口标准不兼容，会引起互用性问题。在这种情况下，设计者可如此选择：重新选择与接口兼容的标准器件，但可能会造成不能满足功能需要或系统的成本要求，或者使用桥接器件避开不兼容的接口。现在已经推出很多具有高性能接口ＩＰ及高速物理Ｉ／Ｏ的ＦＰＧＡ，可满足１０Ｇｂ／ｓ以上数据通道的通信系统的要求。

Ａｃｔｅｌ正在开发各种可编程逻辑器件，结合高级接口技术和最新推出的Ａｘｃｅｌｅｒａｔｏｒ系列高速ＦＰＧＡ架构。首款产品将具有速率高达　３．１２５Ｇｂ／ｓ的集成串并行转换器通道和硬连线物理编码子层，它们能自动处理ＸＡＵＩ和串行ＲａｐｉｄＩＯ所需的８ｂ／１０ｂ编码和通道排列。这些器件还具有实现ＬＶＤＳ信令的高速通用Ｉ／Ｏ，可交互使用ＳＰＩ－４．２、ＨｙｐｅｒＴｒａｎｓｐｏｒｔ和并行ＲａｐｉｄＩＯ等接口标准。这些器件还将集成各种知识产权内核，以便应用于要求苛刻的桥接产品。