主流新兴通信接口原理分析

（Ｓｏｎｅｔ物理层上的包）由ＰＭＣ－Ｓｉｅｒｒａ和Ｓａｔｕｒｎ开发，很多特性与Ｕｔｏｐｉａ接口相同，有一项改进功能值得注意，即ＰＯＳ－ＰＨＹ能满足不同长度数据包的需要，而Ｕｔｏｐｉａ只适用于固定单元长度。这表明是为无需ＡＴＭ层，即可在Ｓｏｎｅｔ／ＳＤＨ传输层上直接传输长度变化的ＩＰ包的应用而设计的，因此被称作＂Ｓｏｎｅｔ上的数据包＂。

Ｆｌｅｘｂｕｓ接口由ＡＭＣＣ开发，可处理Ｓｏｎｅｔ传输层上的变长度ＩＰ包。ＡＭＣＣ的Ｆｌｅｘｂｕｓ　Ｌｅｖｅｌ　４已获光网络互联论坛采纳，作为ＳＰＩ　Ｌｅｖｅｌ　４　Ｐｈａｓｅ　１（一般缩写为＂ＳＰＩ－４．１＂），并已经作为业界标准规范发布。该规范在每个方向上提供６４位并行点至点数据通道，它使用ＨＳＴＬ　ｃｌａｓｓ　１　Ｉ／Ｏ，源同步时钟频率为２００ＭＨｚ，还提供四分之一速率接口和１６位并行数据通道。

ＰＯＳ－ＰＨＹ　Ｌｅｖｅｌ　４也已经被光网络互联论坛采纳，命名为ＳＰＩ　Ｌｅｖｅｌ　４　Ｐｈａｓｅ　２　（通常缩写为＂ＳＰＩ－４．２＂）。该接口具有采用ＩＥＥＥ－１５９３．６标准ＬＶＤＳ的１６位并行数据通道，源同步双数据速率时钟频率最小为　３１１ＭＨｚ。ＳＰＩ－４．２的许多应用则使用频率更高的时钟，因为该接口除了传输数据有效载荷外，还传送包标签和路由信息。因此，设计者常常采用ＳＰＩ　－４．２，每个信号对的数据速率高达８４０Ｍｂ／ｓ，每个方向的累计带宽可达１３．４Ｇｂ／ｓ。

尽管ＳＰＩ－４．２是为Ｓｏｎｅｔ上数据包而开发，它已被通信业的其它应用所采纳。作为能支持多数据流而且每个数据流中都具有流控制的灵活接口，它可用作　１０Ｇ以太网的有效接口，还可用于存储区域网络（ＳＡＮ）。目前市场上有各种采用ＳＰＩ－４．２接口的新产品，还有一些产品正在开发之中，除了Ｓｏｎｅｔ　／　ＳＤＨ成帧器和网络处理器，还包括ＴＣＰ　卸载引擎（ＴＯＥ）和１０Ｇ以太网ＭＡＣ。

ｄ．网络处理器与交换架构间的接口 　　

网络处理器与相关器件及交换架构间的接口有两种类型：一类为不需要在背板传输数据的接口，另一类为需要在背板传输数据的接口。

对于第一种接口，位于同一块电路板的网络处理器芯片组和交换架构间的接口可用ＣＳＩＸ　Ｌｅｖｅｌ　１接口实现。该接口采用ＣＳＩＸ　Ｌｅｖｅｌ　１包格式，包括为交换架构提供路由指令的报头，以及用于误差检测及纠正的报尾，还包括数据载荷本身。控制ＣＳＩＸ规范的网络处理器论坛将进一步完善该规范，增加从一个ＮＰＵ芯片组通过交换芯片传至另个ＮＰＵ芯片的额外指令。这将成为ＣＳＩＸ　Ｌｅｖｅｌ　２规范的最主要推进力。该规范还定义了每个方向中使用至多１２８个ＨＳＴＬ一类Ｉ／Ｏ的电气互连，其源同步时钟频率高达２５０ＭＨｚ。ＣＳＩＸ　Ｌｅｖｅｌ　１协议与ＣＳＩＸ　Ｌｅｖｅｌ　１电气规范无关，无论ＮＰＵ芯片组和交换架构间的经由背板的通信采用何种电气标准，仍可使用ＣＳＩＸ　Ｌｅｖｅｌ　１协议。

对于第二种接口，即ＮＰＵ芯片组与交换架构间需要在通过背板通信，仍然可以使用ＣＳＩＸ　Ｌｅｖｅｌ　１协议，但这种电气接口并不合适。信号将穿过连接器，从端口卡到达系统背板，经过数英寸到达另一个连接器，然后进入交换卡。有诸多原因使得越来越多的设计者选择具有嵌入式时钟的串行接口来实现这些连接。首先，串行接口可最大限度地减少电路板与背板连接器的引脚数，从而可减小插拔力及对操作系统中电路板的可能损害。其二，在信号中嵌入时钟和数据的串行接口可完全避免时钟偏移问题。时钟偏移是ＰＣＢ中数英寸长的并口所面临的主要问题。其三，串行信号的背板设计者还可提高传输速率，因为不存在时钟偏移，也就没有对未来性能的限制。

被成功用作串行背板标准的接口是ＸＡＵＩ，它是为１０千兆以太网开发的。该规范适用于通道排列电路，无论四通道轨线长度是否匹配，符合ＸＡＵＩ的器件均能接收无误差数据。该接口使用差分电流模式逻辑信令，它还采用交流耦合模式，允许电路板间的参考电压不同。

ｅ．控制板接口 　　

目前本文所提到的接口都用于＂数据通道＂，即数据从光纤传输介质到达交换架构，然后返回光纤通道。但由于通信系统具有复杂的＂控制板＂，负责统计数据收集、流量监视、系统管理及维护等功能，因此需要强大的处理能力运行软件以实现这些功能。这些构建控制板处理器的接口正如设想的那样，与数据通道的接口明显不同。数据通道接口主要用于在两个器件间传输数据（即点对点链接），控制板接口则是与具有不同元件的一个或多个微处理器相连接：