基于DVI和FPGA的视频叠加器设计

摘 要： 利用FPGA作为主控单元，以数字视频接口DVI为视频接口、TI公司的TFP401和TFP410为视频信号的编解码芯片、ISSI公司的SRAM IS61LV10248-8TI为存储单元完成视频叠加器的设计。通过该系统，从路图像的非黑像素能够覆盖主路图像相同坐标的像素。
关键词： 数字视频叠加；FPGA；最小化传输差分信号

　飞机研发过程中，需要对包含目标信息和地图信息的机载视频信号进行调试。但是机载显示终端普遍存在价格昂贵、使用寿命短等缺点，如果使用它不断地调试机载视频信号，则机载显示终端的消耗会增大，研发成本将大幅提高。
本文介绍了一种DVI视频信号叠加器的设计方案，可以对两组相同分辨率和刷新频率的DVI视频信号转化、合成并输出。通过该系统，从路图像的非黑像素能够覆盖主路图像相同坐标的像素，从而完成对机载显示终端的模拟。该方案主要以1024×768@60Hz的视频源为研究对象，可根据实际需要调节，并可支持多种分辨率和刷新频率(640×480@60Hz，800×600@60Hz，1024×768@60Hz)。
由于设计了这种模拟装置，因此不必用机载显示终端调试机载视频信号，从而减少对机载显示终端的消耗。DVI视频信号叠加器的使用，节约了开发成本。

1 DVI接口
数字视频接口（DVI）是一种适应数字显示器飞速发展而产生的显示接口。DVI 标准由 DDWG（Digital Display Working Group）于1999年4月正式推出，该组织包括了Intel、IBM、HP、Silicon Image、NEC等众多芯片及整机的生产厂家，因而 DVI 标准具有广泛的业界支持[1]。DVI的接口主要有两种类型：DVI-Digital(DVI-D)，只支持数字式显示器，共 24 个 引 脚；DVI-Integrated(DVI-I)，兼容模拟和数字的连接，共29个引脚。计算机显卡一般有DVI-I和VGA两个接口。本设计选用的是 DVI-I 接口，相对于VGA(Video Graphics Array)接口，其优势突出，DVI传输的是数字信号，数字图像信息不需经过数字→模拟→数字繁琐的转换过程，就会直接被传送到显示设备上，大大节省了时间，因此它的速度更快，能有效消除拖影现象。而且VGA模拟信号易受干扰，DVI信号则抗干扰能力强，图像信号没有衰减，色彩更纯净、逼真。

2 VESA标准介绍
VESA(Video Electronics Standards Association)即视频电子标准协会，主要致力于制订并推广显示相关标准。它规定了各种分辨率和刷新频率的显示监视器定时标准（简称VESA标准）。

2.1 VESA标准时序图与参数定义
从图 1可以看出[2]，VESA标准包括场同步(VSYNC)、行同步(HSYNC)、像素数据有效(DE)、像素时钟（CLK）、像素数据（Data，一般为24 bit）五组信号。

VESA标准的五组视频信号之间有严格的定时参数，场（行）扫描包括场（行）消隐期和场（行）有效显示期（即Addr Time）。场（行）消隐期又包括同步期（Sync）、后肩(Back Porch)、顶(左)边(Top (Left)Border)、底（右）边（Bottom (Right)Border）、前肩（Front Porch）。图 1以行同步极性和场同步极性都是负极性为例，即同步期为低电平[2]。关于同步极性的规定(如在1 024×768@60Hz的视频格式下)，如图2中“Hor Sync Polarity=NEGATIVE”，“Ver Sync Polarity= NEGATIVE”所示。

2.2 VESA参数值举例（1 024×768@60Hz）
VESA同样规定了各种参数在不同分辨率和刷新频率的具体值，例如1 024×768@60Hz的定时参数值如图2所示[2]。结合图 1与图2便可容易地用VHDL语言生成1 024×768@60Hz的时序信号。

3 系统框图
系统总体框图如图 3所示，大致可分为五个部分：DVI接口、DVI解码电路、FPGA主控制器及存储器电路、DVI编码电路。本设计只选取了两路绿色数据输入信号进行处理，故以下的像素数据信号（Data）无特殊说明都是绿色的8位信号。

连接DVI接口的计算机显卡，通过DDC[3，4]接口读取存储在EEPROM中的EDID[3]数据，在通信握手成功后，向DVI接口发出T.M.D.S视频信号。DVI接口传输的T.M.D.S时序码流，经过T.M.D.S解码电路可以被解码为VESA标准的数字视频信号。SRAM1（SRAM3）与SRAM2（SRAM4）构成VESA1（VESA2）链路的一组乒乓RAM，轮流存储VESA1（VESA2）链路的像素数据。FPGA读取已存储的像素数据进行叠加操作并产生VESA标准的视频信号，然后通过VESA3链路发送到T.M.D.S编码电路。T.M.D.S编码电路将VESA3链路的VESA标准的信号编码成T.M.D.S时序码流，最后将其传送到DVI接口，供显示器显示。引入乒乓RAM是由于即使两路VESA视频信号分辨率和刷新频率相同，两者一般也存在非零的相位差，所以需要存储器对它们的像素数据进行存储。
T.M.D.S解码电路的解码芯片采用TFP401，T.M.D.S编码电路的编码芯片采用TFP410。SRAM选用IS61LV-
10248-8TI，其读写周期为8 ns，存储空间为1 M×8 bit，能够满足系统像素时钟最高为65 MHz、最高分辨率为1024×768的要求。