便携式高速数据采集系统设计
时间:11-30
来源:互联网
点击:
脉冲,用来实现对D触发器的清零,使Gate0、Gate1变低,停止AD1671转换,完成一次系统的采集工作。 3 FIFO与EPP的接口电路 图5是EPP与IDT7202的接口电路。 C语言指令如下: 读一个字节数据:Data=Inportb(Base_Addr+4); 读一个字节地址: Data=Inportb(Base_Addr+3); 实际应用中FIFO的存取时间达到ns 级,EPP的速度也接近ISA总线的速率。上述接口电路属于高频,电路设计要注意消除干扰。FIFO的读写信源应尽量靠近FIFO,没用到的数据输入端应接地或VCC等。 此电路是基于EPP1.9设计的。nDataSTB与nAddSTB组合产生nWait回送信号,实现连锁握手。方案中分别用数据读周期、地址读周期对1#FIFO、2#FIFO进行读取。EPP模式设定后,对FIFO存储器的读取非常简单。通过产生一个单I/O读指令到“基址+4”,EPP控制器就会产生所需的选通信号,用EPP数据读周期传送数据。对“基址+3”的I/O操作,可产生地址周期信号。
- 基于FPGA的DSP设计方法(08-26)
- 电力电子装置控制系统的DSP设计方案(04-08)
- 基于DSP Builder的VGA接口设计(04-10)
- 基于DSP和USB的高速数据采集与处理系统设计(05-01)
- 数字信号处理(DSP)应用系统中的低功耗设计(05-02)
- 基于DSP的嵌入式显微图像处理系统的设计(06-28)