DM642在视频处理系统硬件设计的应用
图像(音频、视频)采集和处理是现代楼宇自动化、可视对讲、电视会议以及远程实时监控系统等应用中的核心技术。现在市面上的可视对讲和安防监控产品主要是模拟通道的,且采用同轴电费传输。由于模拟信号的抗扰弱等问题,传输的距离有限并且效果不甚理想。将传统的图像模拟化处理改成数字化处理和传输,可以极大地提高图像质量与监控效率,并且使得整个系统易于维护。随着嵌入式系统的不断发展,甚至嵌入式音/视频处理系统正逐步取代传统的图像处理系统,呈现强劲的发展趋势。
视频监控系统的设计方案有很多种,但是市场产品的主流一般选择两种方案:一是基于CPU和专用的视频编解码ASIC芯片。该方案选择以ARM为核心的CPU和专用媒体处理芯片搭建。优点是开发时间相对较短,但由于采用ASIC,灵活性较差,产品一旦定型,很难更改。二是采用面向媒体处理的专用DSP.其开发时间不长,优点是由于算法是软件代码,所以可以不断对产品性能进行升级,重复开发成本较低。由全球最大的DSP制造商德州仪器(TI)推出的TMS320DM642(以下简称DM642)作为一款高性价比、专用于多媒体应用的DSP,已被国内外视频应用从业者广泛接受和采用。本文较详细地介绍DM642的主要特性和系统应用开发技术,并给出基于DM642的视频监控应用实例。
1 系统硬件设计方案
1.1 系统的硬件结构
DM642是TI 公司专门为多媒体应用而开发的DSP,采用TI 的第二代高级超长指令字结构(VelociTI),使得在一个指令周期能够并行处理多条指令。它可在600MHz时钟频率下工作,每个指令周期可并行8条32bit指令,因此,可达到4800MIPS的峰值计算速度。DM642采用两级缓存结构:第一级包括相互独立的LIP(16kB)和LID (16kB),只能作为高速缓存使用;第二级L2(256kB)是一个统一的程序/数据空间,可整体作为SRAM映射到存储空间,也可整体作为第二级Cache,或是二者按比例的一种组合来使用。DM642具有64个独立通道的EDMA(扩展的直接存储器访问)控制器,负责片内L2与其他外设之间的数据传输。容量较大的两级缓存和EDMA 通道是DM642高性能的体现之一,若能合理使用和管理,将能大幅度提高程序的运行性能。
数字信号经过DM642的软件编码器进行编码压缩处理,编码压缩生成的视频码流数据打包后通过RJ-45接口经以太网传送到远端的上位机,上位机作为SERVER,这样就构成监控系统。通过DM642独立多媒体接口(MII),片外连接一片以太网处理芯片,就可以构成10/100 Mbpa以太网模块。本地回放由视频编码芯片来完成。
通过DM642的EMIF接口可以连接SDRAM和Flash存储器。尽管DSP提供了片内RAM,但是在大多数情况下不能满足系统的要求;同时对于要求实时处理的系统而言,又要求尽量减小在数据流动过程中由于存储器读写造成的时间开销,因此在系统中配置了高性能的SDRAM,它在运行程序和数据处理时使用。Flash在系统中主要是用来存放系统软件和配置参数的。
系统的总体框图如图1所示。

在该视频处理系统上集成了相当数量的板上设备以适应不同的应用环境,其主要特点为:
1)系统的运行频率为600 MHzc.
2)2个视频端口:1个为板上解码器,1个为板上编码器。
3)32 MB的同步DRAM空间。
4)2 MB的Flash空间。
5)以太网接口。
6)配有仿真器接口可以用来进行JTAG仿真。
7)供电电压为+5 V.
8)蜂鸣器报警。
1.2 存储器模块设计
在数据处理模块中,DSP芯片、SDRAM芯片和Flash芯片这3块芯片是整个模块电路的核心。该模块的功能是完成与外部数据存储器的数据传输和程序存储器的程序读写任务。通过JTAG接口电路与仿真器相连后接到计算机主机进行仿真调试,实现与目标主机的数据交换。
1.2.1 SDRAM接口设计
SDRAM:Synchronous Dynamic Random Access Memory,同步动态随机存储器,同步是指 Memory工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写。
在系统的硬件设计中,SDRAM内存芯片选用Micron公司生产的MT48LCAM3282-1Mx32×4 banks.SDRAM,即Synchronous DRAM(同步动态随机存储器),表明它的工作速度是和系统的总线速度同步的。MT48LC4M3282总线最高时钟为166 MHz,它主要用来存储数据和程序,SDRAM的刷新由DSP芯片自动控制。MT48LCAM3282是一款高速CMOS动态随机存储器,它内部配置为4个区的同步接口。
DM642的EMIF可以对SDRAM的地址属性进行编程,它和SDRAM可以实现无缝连接。EMIFA最大的时钟总线可达133 MHz.SDRAM控制器可以支持
- 基于FPGA的DSP设计方法(08-26)
- 电力电子装置控制系统的DSP设计方案(04-08)
- 基于DSP Builder的VGA接口设计(04-10)
- 基于DSP和USB的高速数据采集与处理系统设计(05-01)
- 数字信号处理(DSP)应用系统中的低功耗设计(05-02)
- 基于DSP的嵌入式显微图像处理系统的设计(06-28)
