微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 采用低功耗28-nm FPGA降低系统总成本

采用低功耗28-nm FPGA降低系统总成本

时间:08-23 来源:电子产品世界 点击:

Altera的28-nm体系结构通过多种方式降低了设计成本。核心架构提高了逻辑效率,是目前密度最高的互联结构。硬核IP实现了高性能,提高了灵活性,而且缩短了设计时间。经过优化后的收发器具有同类最佳的信号完整性,减少了调试时间。仅使用两种电压轨,因此,电源分配网络成本更低,更容易设计。采用fPLL,支持合成任意频率的时钟,不需要昂贵的振荡器,智能引脚布局提高了器件的可布线能力,增强了信号完整性。

内核架构和布线提高了逻辑效率

Cyclone V FPGA采用了创新的内核架构来高效实现逻辑和DSP功能。据估算,与前几代技术相比,由于提高了逻辑利用率,仅增强内核就能够使设计人员在每一型号上节省20美元。

Cyclone V体系结构的基本构建模块是ALM。它包括一个8输入分段式查找表(LUT)以及两个加法器和四个寄存器——都紧密封装在一起,提高了性能,能够很好的使用硅片面积。这一体系结构与Altera的高端器件相类似,是Cyclone IV FPGA的继承发展,其基本构建模块是LE,具有4输入LUT以及一个寄存器。ALM结合紧密封装,不仅提高了硅片的性价比,而且更容易实现时序收敛,特别是需要大量寄存器和流水线的设计。Cyclone V系列提供等价的301K-LE,以垂直临近逻辑阵列模块(LAB)的形式排列,每一LAB有10个ALM。由适配器自动配置ALM (由Altera的Quartus® II开发软件提供),实现应用所需要的纯组合或者算术功能。  

 

Cyclone V FPGA具有新的嵌入式存储器模块,即,M10K。这一存储器模块体积小于竞争体系结构中的嵌入式存储器模块,从而提高了粒度,单位硅片面积提供更多的存储器端口,很少浪费模块。片内存储器体系结构非常适合需要大量DSP的应用,例如电机控制、演播设备和3D电视等。为能够高效的低成本处理宽浅缓冲和延时单元,Cyclone V器件还提供了更小的640位MLAB模块。

Cyclone V FPGA还采用了高性能精度可调DSP模块。利用Altera创新的DSP模块以及有限冲击响应(FIR)滤波器专用系数块和反馈通路,设计人员能够独立配置每一乘法器的精度,从9x9到27x27位,具体取决于应用需求。通过这一功能,Cyclone V FPGA实现了设计人员在应用时所要求的精度合适的乘法器,支持设计人员尽可能采用最高效的硬件。

例如,一个简单视频处理应用只需要9位精度,而一些高端彩色系统则需要24位。对于9位视频应用,一个模块可以分成三个9位乘法器,将DSP模块的效率提高了三倍。一个精度可调模块能够高效的满足所有这些范围要求。从而支持设计人员让FPGA资源来适应其算法,而不是让算法来适应有限的资源要求。

硬核IP实现了高性能,提高了灵活性,而且缩短了设计时间

Altera在固定硅片中增强了某些常用的IP模块(例如,双倍数据速率存储器控制器、协议堆栈,甚至是嵌入式ARM处理器),释放宝贵的可编程逻辑资源,用于实现其他逻辑功能,从而提高了性能,降低了功耗和成本。作为一个例子,PCI Express® (PCIe®)协议堆栈需要大约150K LE作为软核实现,在硬核模块中则只需要三分之一的器件面积。采用竞争技术和工具尝试实现PCIe内核的用户会发现,使用Altera硬核IP结合Qsys系统集成工具,在设计和调试时间上平均能够节省6个星期的时间。这对于设计团队而言意味着大幅度降低了成本。

Altera还在FPGA中引入了第一种PCIe多功能支持。这一技术简化了不同外设之间对PCIe链路带宽的共享。支持8种功能,PCIe多功能支持将多个单一功能端点集成到一个多功能端点中。这缩短了开发时间,能够节省20K LE。

利用PCIe多功能,设计人员能够很好的定制业界标准处理器和驻留在FPGA逻辑中特有的多种外设。而且,支持多功能后,设计人员可以使用标准操作系统(OS)驱动软件,在FPGA的外设上共享PCIe链路带宽。没有多功能支持时,开发过程中的一项主要工作是定制驱动软件以实现这种资源共享功能。而且,多功能支持不需要多个软核或者硬核PCIe内核,将其集成到了一个多功能PCIe端点中,从而有效降低了成本。

硬核IP最早出现在Altera的40-nm器件中,作为PHY层单元,因此,不再需要外部高性能串行I/O电路板元器件。在Altera 28-nm器件中,嵌入式硬核IP模块实现了ASIC的成本、性能和功耗特性,不会牺牲设计灵活性。例如,可以在Cyclone V GT器件中配置PCIe硬核IP模块来支持PCIe Gen1或者Gen2。此外,Cyclone V FPGA还提供两个硬核PCIe内核——是竞争器件的两倍。与软核逻辑实现相比更强的优势是,硬核IP模块功耗降低了65%,而性能提高了50%,表1列出了Cyclone V FPGA中的硬核IP功能,以及通过

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top