CMOS RF进驻手机，机遇与挑战并存

尽管围绕CMOS RF的争论一直没有停止，但是没有人能够怀疑，CMOS RF在手机中的应用势不可挡。由于手机制造商寻求产品最小尺寸下的功能最大化，并希望降低整个系统成本，因此CMOS成为RF收发器制造被寄予厚望的技术。

与高性能的SiGe相比，CMOS RF不可避免地要在性能与功耗、成本之间进行折衷，同时也要面临一些设计挑战。然而，对于成本敏感的无线移动终端，EDGE、3G毫无疑问将成为CMOS RF的必争之地。目前，英飞凌、飞思卡尔、Silicon Labs等CMOS RF领域的先入者，在该市场的耕耘正在日渐深入。

全面进驻手机

在低端手机市场，两年前就有TI、英飞凌、Silicon Labs等陆续推出集成基带、RF及电源管理等功能的CMOS单芯片GSM手机方案；在中高端手机市场，将采用CMOS工艺的射频器件集中在收发器以及一些功率放大器(PA)上，英飞凌、飞思卡尔、Silicon Labs等表现活跃。

在手机RF收发器市场以高于60％的份额位居第一的英飞凌，已经开始全面向CMOS收发器转移。据英飞凌亚太区射频业务部门产品经理Arun Paiwankar介绍："英飞凌CMOS收发器的出货量已经超过BiCMOS收发器。"目前，其SMARTi射频收发器包括三类产品线，支持GSM/GPRS、EDGE、WCDMA和WCDMA/EDGE。该公司希望，能够借助覆盖几乎所有移动通信标准的竞争优势全面出击CMOS RF。

英飞凌0.13微米 RF CMOS射频收发器产品包括：用于GSM/GPRS的SMARTiSD，第一代产品(PMB6270)几乎成为商业通用选择，并于今年发布了第二代产品SMARTiSD2(PMB 6271)；用于EDGE的SMARTiPM(PMB 6272)，已应用于三星EDGE手机；用于WCDMA的SMARTi3G(PMB5701)和用于WCDMA/EDGE的SMARTi3GE(PMB 6952)。Paiwankar指出："SMARTiSD未来趋势是RF与基带集成，基带、射频模块的数字化接口是SMARTiPM未来发展趋势，在3G市场，多频带、多模以及支持最新的HSDPA/HSUPA标准将成为未来主流发展方向。"

"相信手机将更多采用CMOS RF工艺，这主要是因为其拥有成本优势，不仅能够降低BOM成本和功耗，同时还具有制造灵活性和成熟的核心架构，可重复用于几代手机技术。" Paiwankar进一步称，"SMARTiPM复用了SMARTiSD2 80％的专利。"

全线产品都使用CMOS工艺的Silicon Labs，对CMOS RF的拥戴更不言而喻。Silicon Labs是最早一家在GSM收发器和PA中大量使用CMOS工艺的供应商，并已成功量产。目前，该公司的RF业务包括单片GSM/GPRS解决方案AeroFONE、GSM/GPRS/EDGE 收发器和PA，以及FM调谐器和发射器。

Silicon Labs无线产品营销经理Gary Levy称，与其它工艺相比，除了具有成本低、尺寸小优势外，CMOS还允许设计者把复杂的RF/模拟电路和数字电路单片集成在一起。

RFX300-20和RFX300-30是飞思卡尔多模/多频带WCDMA/EDGE RF子系统，前者是一个四芯片射频子系统，集成了MMM6000收发器和MMM6029 GSM/EDGE的PA模块，以及MMM6007 三频带WCDMA收发器、MMM6032 WCDMA的PA模块，并提供DigRF接口。而RFX300-30具有集成的PA模块和收发器模块，以及电源管理单元。

当前，ADI量产的RF器件都没有采用CMOS工艺，其高速信号处理器业务部产品线经理David Robertson透露，ADI已经投入了很大的力量做CMOS RF研发，但采用CMOS工艺的时间表尚不明确，他表示3G使用CMOS的速度会更快，多频带会先转到CMOS上来。

折衷与挑战

　　然而，CMOS设计确实也面临一些挑战。在完成某些复杂系统设计，尤其是需要严格的RF性能和更大的数字集成时，CMOS需要特殊的电路技术，同时还不可避免地要在性能与功耗、成本之间进行折衷。

　　将RF和数字基带集成到单芯片的一个主要挑战，是两部分之间可能出现串扰问题。 Paiwankar指出："我们通过采用防护环或使用深槽隔离结构等特殊方法来增强防串扰性能。"

　　Silicon Labs开发了一种革命性的专利架构，可以把复杂的RF和逻辑功能集成到数字领域，然后用DSP和其他技术适当地修正信号，并最大限度地开发CMOS集成度。

　　"1/f噪声是CMOS本身的缺陷，设计者正试图采用可以平衡的工艺来降低这个缺点。"飞思卡尔半导体无线及移动系统部射频技术市场及应用经理梁伟权表示。比如用PMOS晶体管来代替NMOS作为振荡器和电压控制器的元件；更多成熟的电路级的低噪声振荡器的方法和VCO设计；fractional-N合成器架构；以及在高频振荡器、VCO、PLL等的输出端采用分频器等等。

CMOS的速度相对较慢、增益较低而且噪声较大，往往需要其它方面的努力抵消这种劣势，诸如增加工作电流或采用更为复杂的设计。但是就目前RF CMOS工艺而言，并没有