PCI-Express2.0协议层的数字验证及调试解决方案

当链路退出EIDLE需要发送FTS包，发送FTS包的个数在链路训练的过程中已经确定了。如果分析仪在退出EIDLE过程中不能锁定数据，就无法采集到TLP Configuration Read包，更无法分析和验证包内携带的数据信息。

　　数据包级别的触发功能再配合实时的数据过滤功能，可以进一步缩小需要寻找的感兴趣的TLP和DLLP包的范围。

　　另一个可能发生的事件是当ASPM使能后，出现了TLP丢包的情况。在正常的运行环境中(非L0s状态)，所有的TLP包能够被正确的捕获。在电源管理阶段，如果链路不能正常工作，很可能是TLP没有正确的发起。分析仪会捕获所有的TLP包，按照每一个TLP序列标识符进行排序，如果有TLP包丢失的情况，很容易被发现。

　　五.链路宽度协商过程分析

　　一些调试、验证的挑战是和链路动态切换有关的。PCIe规范允许链路双方提升或者降低链路的宽度。例如如果链路的一方在新的链路宽度训练中出错，链路将重新进入Recovery状态。TLA7S16/08串行逻辑分析仪能够验证链路宽度训练的整个过程。同样，当发起链路宽度训练序列后，链路会发起EIEOS，接着进入EIDLE状态。当链路退出EIDLE，分析仪会捕获完成链路宽度训练的数据包（图4）。
当链路退出EIDLE，同样需要额外的TS包使得链路恢复到正常的状态。串行逻辑分析仪同样能够捕获完整的过程。

　六．多总线时间相关分析

　　随着电子系统变得越来越复杂，对系统并行总线和高速串行总线的整合设计变的非常的普遍。在许多应用中，不可能仅对PCIe总线单独进行分析，例如PCIe总线向控制器发起内存读数据请求，接着控制器向DDR内存进行读操作。如果DDR读数据使用了错误的地址，将会导致PCIe请求到错误的数据，并可能引起系统崩溃。逻辑分析仪是唯一能够对PCIe、控制器总线和DDR内存在单一仪器内进行分析的设备，所有的数据样点都是有时间相关的时间标记。
　　
　　TLA7S16/08配合通用的逻辑分析仪模块(TLA7BBx)可以提供PCIe链路和其他并行总线时间相关的调试能力。TLA7BBx以最高50GS/s采样率对136路信号进行高精度的定时采集，还可以通过外时钟同步进行最高速度为1.4GHz的同步分析。逻辑分析仪能够获得这些并行信号，串行分析模块可以采集到PCIe链路的数据。这样的时间相关的信息能帮助我们解决很多调试、验证问题。

　　七．信号探测方式

　　对PCIe系统的探测必须遵循不能影响到链路正常特性的原则。在物理层面上，要求探测不能破坏原来链路的信号完整性；在数据层面上，要求不能改变原有系统的时序特性。Tektronix提供的P6701S/P6704S/P6708S/P6716S系列内插探头，提供对被测信号的高阻探测，与传统的协议分析仪先将信号缓存再输出的结构不同，而是直接将信号输入到采集系统中。此外，P6708/P6716探头还支持芯片级的PCIe信号探测。

　　总结

　　PCIE2.0的验证充满着各种挑战，对芯片和系统性能的验证；5Gbps的数据传输率；最小化系统开销以及高级电源管理(ASPM)；复杂的协议和瞬变的故障都使得PCIE2.0的调试变得困难重重。Tektronix公司TLA7Sxx系列串行逻辑分析仪模块提供强大的硬件调试性能，配合TLA7000逻辑分析仪主机以及其他测试方案，最大程度满足被测系统的逻辑、协议测试。