微波EDA网,见证研发工程师的成长!
首页 > 测试测量 > 测试测量技术文库 > 基于FPGA实现的MELP混合线性码激励的系统框架介绍

基于FPGA实现的MELP混合线性码激励的系统框架介绍

时间:09-15 来源:互联网 点击:

为便于程序的调试,扩充了RS-232串口,可与计算机串口直接互联。8 MB容量的SDRAM可为Nios II软核处理器运行嵌入式操作系统提供所需的存储空间,2 MB容量的Flash也可为MELP的软件编制提供存储空间。WM8731音频芯片提供快速的音频编解码数据码流,并向扬声器传输解码后的数据流。

WM8731是一个低功耗的立体声Codec芯片,内部集成了耳机放大功能,因此,WN8731也可以应用于MD、DAT等设备[7];内建了24 bit(multi-bit)Σ-Δ三角模数转换和数模转换,ADC和DAC都使用了超采样数字插值技术;支持数字音频的位数可以是16 bit~32 bit,采样率从8 kHz~96 kHz;立体声音频输出带有数据缓存和数字音量调节,WM8731通过2~3根的串行接口进行控制,可工作于主从模式。在3.3 V信号电压时ADC可以达到90 dB的信噪比,1. 8 V信号电压时ADC可以达到85 dB的信噪比。3.3 V信号电压时的DAC信噪比可以达到100 dB,1.8 V信号电压时DAC信噪比也有95 dB。ADC和DAC的频率响应都在8 kHz~96 kHz之间,可以有选择地使用ADC的高通滤波。一般情况下,WM8731都是在专业声卡领域中使用。

各芯片之间的互联通过引线连接到FPGA的IO脚。Nios II处理器的内部总线通过定义引脚连到IO,这样需要连接到Avavon总线的芯片可通过IO脚连到总线上。图3所示为WM8731CODEC芯片与主芯片FPGA的连接。



串口方面,SDRAM及Flash使用Nios II自带的基于Avalon总线的软IP。

本文讨论了MELP混合线性码激励的FPGA实现的硬件构成,介绍了硬件主要组成芯片及MELP编解码的主要框架,可以用于下一步软件程序的编制。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top