基于AD9854和FPGA的频率特性测试仪

摘要：基于零中频正交解调原理的频率特性测试仪，用于检测被测网络的幅频特性和相频特性。系统采用集成数字直接频率合成器AD9854产生双路恒幅正交余弦信号，作为扫频信号源，以FPGA为控制核心和运算平台，结合滤波器、放大器、混频器及ADC电路，实现对双端口网络在1-40MHz频率范围内频率特性的点频和扫频测量，并在LCD屏上实时显示相频特性曲线和幅频特性曲线。

引言

AD9854数字合成器是高度集成的器件，它采用先进的DDS技术，片内整合了两路高速、高性能正交D/A转换器，在高稳定度时钟的驱动下，AD9854可产生频率稳定、相位、幅度可编程的正弦和余弦信号。基于这个特性，AD9854非常适合作网络频率特性测试仪的信号源。采用FPGA控制AD9854的信号输出和ADS7813的采样时序，灵活方便，FPGA有丰富的逻辑资源和高速运算能力，提高了系统的实时性。

1 系统原理及方案设计

1.1 系统原理

　　

       　　

　　1.2 系统总体设计

系统由集成DDS芯片AD9854产生两路频率范围为1MHz-40MHz的正交恒幅扫频信号，经无源巴特沃斯低通滤波器滤波后由宽带运算放大器放大输出。将一路信号作为待测网络的信源，再将待测网络的输出信号分别与扫频信号源产生的两路正交信号混频，分别由低通滤波器滤除高频信号得到直流信号，由两个AD分别采集后送入FPGA进行数据处理得到被测网络输出信号幅度和相位，同时显示测得网络参数并画出幅频特性曲线和相频特性曲线。系统整体框图如图1所示。

2 电路设计

2.1 DDS扫频信号源

AD9854的DDS核具有48位的频率分辨率(在300M系统时钟下，频率分辨率可达1uHz)，输出14位相位截断保证了良好的无杂散动态范围指标。由于时钟为300MHz时，产生40MHz信号一个周期内只有7个点，因此设计一个7阶无源椭圆低通平滑滤波器可以使波形无明显失真，实际得到的信号信噪比大于40dB。椭圆滤波器用软件Filter Solution 设计，如图2所示。

2.2 放大器

AD9854产生的信号幅度较小，不满足要求，需要放大。信号频率较高，选用TI公司的宽带放大器OPA847，OPA847增益带宽积高达3.9GHz，输入失调电压为0.6mV，噪声系数仅为1.2nV/√Hz ，非常适合此处高频信号的放大。采用同相放大方式，将信号放大到合适的大小，且保证信号源产生的两路信号幅度一致。

2.3 混频器

混频器选用AD835，AD835是ADI公司生产的一款电压输出四象乘法器，噪声系数为50nV/√Hz ，-3dB输出带宽为250MHz。输入信号满量程为±1V，低阻抗输出电压最高可达±2.5V。AD835具有出众的速度性能，小信号上升时间为1ns。信号由运放OPA847缓冲放大后输入乘法器AD835，输出信号由RC滤波后得到直流分量由低噪声低失调运放OPA277放大输出。单路混频电路如图3所示。

2.4 低通滤波器

混频器的输出信号包含一个高频信号和一个直流信号分量，因此一个简单的RC低通滤波器就可以达到滤除高频信号保留直流分量的效果。设计的滤波器截止频率为1kHz，后接一级直流放大器，将信号放大至合适大小，以便提高ADC的采集精度。

2.5 ADC设计

AD采集的信号为双极性，且信号幅度跨度大，这对ADC精度要求较高。系统选用16位ADS7813实现。ADS7813是串行AD，其SINAD=85dB，ENOB(有效位)=(SINAD-1.76)/6.02 ，计算得有效位为13.8，适合精确测量直流电压，在选择测量范围为±3.333V时，理论上精度为0.4mV。驱动ADS7813的运放为OPA277，其带内电压噪声为8nV/√Hz ，噪声比较小，不会降低AD的测量精度。ADS7813是SAR型ADC，在采样瞬间有一个很大的电荷注入，会对前级运放造成影响，导致输出不稳。为避免影响，可在运放与AD之间加入一个RC节，AD采样期间，电容可以保持信号稳定，电阻可以隔离运放与后级电容。电路如图4所示。

2.6 待测网络设计

设计并制作了一个RLC串联谐振网络，中心频率为20MHz，有载品质因数为4。如图3所示，回路电流为

3 系统软件流程

系统以FPGA为控制核心，控制AD9854产生正交信号，进行功能选择以及数据处理。开机初始化后进入功能按键等待状态，功能按键包括频率步进设置、扫频起始与终止频率设置、单点频率设置、幅频特性和相频特性测量与显示等。软件流程图如图5所示。

4 误差分析

系统误差来源主要包括：(1)扫频信号源的正交性。系统设计基于正交解调原理，信号源正交性的偏差直接导致测量结果误差增大。AD9854产生的正交信号正交性误差较校(2)系统布局布线。整板信号为高频信号，对PCB电路的布局布线要求较高，尤其是AD9854外围电路布局，