连续时间Sigma-Delta模/数转换器(上)

曾经大家认为流水线模/数转换器是高动态性能100MSPS(每秒百万采样)以下应用的唯一选择。如今，这个传统的观念被连续时间Sigma-Delta (CTSD) 模/数 (A/D) 转换技术完全颠覆了。CTSD技术不仅提供更好的能效，而且便于设计者将模/数转换器应用到高速高性能系统中。概括来说，CTSD技术可带来：

.　先天高能效架构，免除流水线或传统离散时间(DT)SD(DTSD) 架构下采样模/数转换器所需的高速增益级；
　　.　内置过采样、内部低通连续时间环路滤波器以及片上数字滤波器，提供一个真正的无混叠奈奎斯特频带(Nyquist band)；
　　.　无开关纯电阻性输入。相比于流水线或DTSD架构的采样输入模/数转换器更容易被驱动，而且耦合噪声更少；
　　.　具有片上时钟调整功能，可为内部调制器提供过采样时钟。可提升输入时钟的频率和品质，产生低抖动的采样边沿，无需高成本的高性能输入时钟支持即可实现高分辨率；
　　.　易于向CMOS新工艺迁移。在连续时间SD模/数转换器中，采样过程所引致的噪声和非线性影响会明显降低，因此可以降低电源电压以配合未来CMOS工艺的要求。

CTSD技术的先天优势加上片上时钟调整器的采用，便可通过下列的方法简化信号路径设计：
　　.　降低功率的要求；
　　.　免除使用(或降低要求)外置抗混叠滤波器；
　　.　降低输入驱动器的要求；
　　.　在不降低性能的前提下，降低对时钟资源的高品质要求。

此外，CTSD模/数转换器将随技术发展而不断改进，未来更可充分占尽CMOS新工艺的优势。

美国国家半导体的CTSD技术可支持的模/数转换器，其分辨率和数据输出率分别可高达16位或上和100MHz。本文将首先探讨一下模/数转换器的技术要点，并解释CTSD技术的应用价值。之后，将详述模/数转换器采用CTSD技术的好处。分析中将结合高分辨率100MSPS以下的应用，通过美国国家半导体的ADC12EU050来分析CTSD ADC的竞争优势。最后，本文将概括总结CTSD模/数转换器的发展潜能。

数据转换器基本原理

模/数转换器主要执行两项基本职能：时间离散和幅度离散。图1从概念上描绘出这两项职能，当然实际的模/数转换器结构可能与之有所区别。
　
图1  模拟到数字的转换

　　模/数转换器的第一项工作是在时间上进行离散，或是对连续时间变化的输入模拟信号进行采样。输入信号在一个fs的频率和固定的时间间隔下被采样，而采集回来的样品会以Ts=1/fs的周期来分隔开。一旦输入信号被采样，最终的信号便会在采样时间间隔kTs时以脉冲的形式存在。不过，采样信号仍可假设成一个无限范围的数值，因此并不能够精确地以数字形式来表达。

模/数转换器的第二个功能是在幅度上将采样信号离散化，就是说模/数转换器以某一有限数量的可能数值作为参考并估算出每个样品的幅度。基于模/数转换器的输出只能根据一堆有限的可能数值，故此每个样品的幅度都可用一个数字代码来表示，而其位的长度可决定转换器可能输出的总数。然而，在转换器中这些有限数量的输出数值难免会为模拟输入的数字化表达带来误差。这种误差称为量化误差，它会限制转换器的分辨率。

模/数转换器的架构

一般来说，模/数转换器可分为两大类：奈奎斯特率转换器和过采样转换器。这些不同类别的转换器在分辨率和输出采样率各有所长。

奈奎斯特率转换器

奈奎斯特率转换器可在所需最低频率下捕捉到关于整个输入带宽的全部信息，因此奈奎斯特率转换器的输出数据率很高。现今，三种最普遍的奈奎斯特率转换器分别为SAR (逐次逼近寄存器)、闪速和流水线模/数转换器。

SAR模/数转换器

逐次逼近寄存器(SAR)模/数转换器主要是通过一个比较器来对输入信号进行二进制搜寻。意思是模/数转换器首先决定该输入是大于或小于参考电压的中间点，该决定的结果便成为数字输出中的最高有效位(MSB)。找不到输入可能值的一半会被放弃，模/数转换器之后再决定该输入是大于或小于剩下来可能值的中间数，所得出的结果便成为数字字的下一个位。

上述的这项工作会不断重复，每次都会更以更高的分辨率来逼近输入的数值，而且每个周期都会重用相同的比较器直到找出最低有效位(LSB)为止，这个数字字才算完整。由于SAR需要N次周期才能产生出一个具N位分辨率的输出，因此通常将SAR的速度限制为几个MSPS。可是由于每一个周期都可重用同一个的高分辨率(可能先被校准)比较器，因此在低功率下也可获得高精度。美国国家半导体的低功率模/数转换器采用SAR架构，可以达到高至14位的分辨率和1MSPS的操作。

闪速模/数转换器

闪速模/数转换器特设有一堆连接到一个电阻梯的