转换器时钟技术向高速数据时钟发展

对于主时钟和辅时钟均出现故障的情况，可实施另一层保护功能，被称为“保持（holdover）”。在保持模式中，时钟系统进入一种模式，即在输入失效之前尽可能长时间地保持时钟频率。对于给定的时钟系统，保持的准确性和持续时间取决于时钟电路架构。本文第二部分在讨论网络时钟时对此会有更详细的阐述，因为那些系统中的保持模式要严格得多。对于收发器系统，保持模式并不试图让收发器工作在它的正常性能水平，而是要保持足够的时钟功能，如可生成适当的系统警报以启动系统修复。

总而言之，多种多样的系统需求广泛存在，以支持各种各样的空间标准、系统通道数要求和架构方案。这些系统的时钟必须足够灵活，以适应广泛的应用、保证系统可靠性并且还能够提供转换器所要求的极低抖动和相位噪声。

(1) AD9445：14位125MSPS ， IF采样ADC

(2)

(3) 采样系统和时钟相位噪声和抖动的影响。ADI公司Brad Brannon撰写的应用笔记AN-756 。