转换器时钟技术向高速数据时钟发展

应该强调的是，公式2中的抖动是宽带均方根抖动。抖动带宽有时被认为是ADC编码输入的有效带宽。由于该ADC是个采样系统，编码输入的宽带噪声在奈奎斯特频带内可能被混叠多次。被混叠的抖动带宽的有效数字等于将奈奎斯特带宽除以编码输入的带宽。(见参考文献3提供的详细方案)。但如果时钟边沿的压摆率很快速，在编码输入处噪声电压到时间误差(抖动)的转换将被衰减。通过在编码输入之前改善时钟边沿和保持很高的压摆率可获得最佳的性能。在这些条件下，将抖动进行高达奈奎斯特频率的积分就可提供一个合理的估算，因为上述相关性表明了该时钟抖动对ADC SNR的影响。

尽管上述讨论的重点是ADC，本底噪声和DAC的SNR由于高抖动采样时钟会以类似方式下降。

采样时钟的宽带抖动并不是采样时钟频谱纯度的唯一需要考虑的方面。“近载波”(close-in)相位噪声3也会影响系统性能。

不过近载波相位噪声对SNR的影响甚微，更重要的影响来自相邻信道信号产生的相位噪声，可以使一个“有用”信号失真。这种效应类似于模拟混频过程中的相位噪声相互混频。转换器的编码过程本质上是复制混频过程。编码时钟和模拟输入信号在时域中相乘。这相当于在频域中进行大家熟知的卷积。如图5所示，其结果是造成在编码时钟上的任何相位噪声裙缘将被复制在采样输入信号上。基于编码率和采样信号之间的频率比例，关于每个载波幅度的相对相位噪声将被修改。一个强相邻信道信号的相位噪声裙缘扩展到一个有用弱信道时，并有效地使后者失真，问题就出现了。图6的FFT波形体现了这种效应。在此图中，一个ADC采样一个小的有用信号，但存在很强的相邻干扰，干净时钟条件和高相位噪声条件相重叠。可以看出，时钟的相位噪声裙缘在强干扰上被复制，并扩展到有用信号的频带中。取决于所采用的调制标准，相位噪声频率偏移可从数十kHz扩展至数MHz。

图5 ：频谱分析仪波形图：层叠在干净时钟上的带高相位噪声的编码。

图6 ：强干扰的相位噪声扩展到“有用”信号频段。

采样时钟相位噪声对DAC的影响通常表现为调制信号的误差向量幅度(EVM)有所降低。对于给定的调制方案，高相位噪声有效地影响星座点使EVM下降并潜在地提高了误码率。图7所示的16 QAM星座图中体现了这一点。图7(a)展示了干净时钟条件下的星座图。图7(b)展示了高相位噪声时钟对星座图的影响。相位噪声事实上旋转了降低相邻点噪声容限的星座点有效相位。应当注意的是，宽带相位噪声和抖动也会降低EVM。在带通滤波用于DAC输出的应用中，主要的考虑事项就是近载波相位噪声。

图7：(a)干净时钟的16QAM星座图。(b) 带高相位噪声的时钟对星座图的影响。

显然，时钟的频谱纯度是收发器时钟解决方案的一个关键方面，但人们还期望时钟系统能提供其他一些功能。

回到图1可看到，该收发器具有多个接收通道，每个都需要单独的ADC。在某些情况下，也会使用多个DAC通道。可能需要额外的时钟通道来为用于数字预失真、FPGA或基带ASIC芯片的ADC提供时钟。

DAC和ADC编码率通常各不相同。FPGA和基带元器件也可能需要不同的频率。频谱干净的主时钟信号需要单独分配给每个通道，为该通道分频为所需的频率，然后转换成适当的输出信号格式。单一收发卡的输出信号通常混合了LVPECL、LVDS和CMOS格式。两个通道之间往往要求偏斜很紧密，以限制PCB布线的延迟变化。在某些情况下，在两个时钟之间设置延迟或相位偏移是必要的。在转换器采样时钟和用于将ADC输出数据锁存到基带芯片的时钟之间可能需要这样做。

在这些系统中，通道与通道之间的耦合是一个需要考虑的因素。如前所述，DAC和ADC时钟通常运行于不同的频率。通道之间的耦合，或时钟从一个通道向另一个馈送可能会在采样时钟上导致不想要的杂散音。有用的时钟信号和无用的噪声可能会导致产生乘积混频，这可能在有问题的地方产生毛刺。如果混频发生在编码输入处，这些问题有时可通过在主时钟和输入时钟边沿及时进行偏置而得到缓解。具备调节每个低抖动时钟延迟的能力可以成为时钟系统的一项优势。

为了尽量减少系统宕机时间，在输入参考出现故障的情况下，时钟系统应提供“备份”功能。这可通过增加第二个参考输入来实现，在主参考出错的情况可以切换到这个备份参考输入。这种备份时钟的指配有时被称为“时钟冗余”。监测主时钟、检测故障然后切换到备份的能力被称为“参考切换”功能。

对于主时钟和辅时钟均出现故障的情况，可实施另一层保护功能，被称为“保持（holdover）”。在保持模式中，时钟系统进入一种模式，即在输入失效之前尽可能长时间