基于DDS技术的杂散分析及抑制方法

频率合成技术起源于二十世纪30年代，当时所采用的频率合成方法是直接频率合成。它是利用混频、倍频、分频的方法由参考源频率经过加、减、乘、除运算，直接组合出所需要的的频率。它的优点是捷变速度快，相位噪声低，但由于结构复杂，价格昂贵，很快被淘汰。在此之后出现了间接频率合成。这种方法主要是将相位反馈理论和锁相环技术运用于频率合成领域，即所谓的PLL频率合成技术。PLL频率合成技术克服了直接式频率合成的许多缺点，特别是它易于集成化，使得体积小、相位噪声低、杂散抑制输出频率高，但它的频率切换时间相对较长。随着数字信号理论和超大规模集成电路的发展，在频率合成领域诞生了技术性的革命，那就是直接数字频率合成技术（direct digital synthesis,DDS）。这是一种频率合成的新方法，频率转换时间短、频率分辨率高、输出相位连续、控制灵活方便，但其频率上限较低且杂散较大，极大的限制了DDS的推广和应用。随着电子技术的发展，各类电子系统对信号源的要求越来越高，如何抑制DDS输出信号中杂散也就成了研究热点。本文给出了几种抑制杂散的方法，对于运用DDS技术进行工程设计具有一定指导作用。

1 DDS的工作原理[1]

DDS工作结构如图1所示：

图1

DDS系统的核心是相位累加器，它由N位加法器与N位相位寄存器构成，类似一个简单的计数器。每来一个时钟脉冲，相位寄存器的输出就增加一个步长的相位增量值，加法器将频率控制数据与累加寄存器输出的累加相位数据相加，把相加结果送至累加寄存器的数据输端。相位累加器进人线性相位累加，累加至满量时产生一次计数溢出，这个溢出频率即为DDS的输出频率。正弦查询表是一个可编程只读存储器(PROM)，存储的是以相位为地址的一个周期正弦信号的采样编码值，包含一个周期正弦波的数字幅度信息。将相位寄存器的输出与相位控制字相加得到的数据作为一个地址对正弦查询表进行寻址，查询表把输人的地址相位信息映射成正弦波幅度信号，驱动DAC,输出模拟信号;低通滤波器平滑并滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。

任何频率的余弦波形都可以看作是由一系列取样点组成。设采样时钟频率为fc余弦波每一周期由K个采样点组成，则该余弦波的频率为

设存储器中存了K个数据，（一个周期的采样数据），若相位累加器的步进值为M，则每周期的采样点数为K/M，输出频率为

假设相位累加器为N位，且全部用作对存储器的寻址，则

这就是DDS方程，根据取样定理 ，所以 。实际中一般

一般情况下为了提高波形相位精度N取值较大，如果直接将N全部作为波形存储器的地址，则需要极大的存储容量，实际中一般只取N的高位作为地址而省去低位。这样的做法不会引起输出频率分辨率的降低，但会使波形幅值发生变化，这样的误差称为截断误差，在接下来的章节里将进行详细讨论。

2 DDS杂散特性分析

DDS的数字化处理体现了频率捷变速度快、相位连续、易于编程控制等诸多优异性能，但同时全数字化结构也带来丰富的杂散。DDS的杂散主要来自三个方面：

●相位截断引入的杂散

●存储器的幅度量化误差

●DAC转换误差

下面逐一给予介绍。

2.1 相位截断引入的杂散

在DDS中，一般相位累加器的位数N大于ROM的寻址位数P，因此累加器的输出寻址

其N一P个低位就必须舍掉，这样就不可避免地产生相位误差，称为相位截断误差，表现在输出频谱上就是杂散分量。因为 DDS输出信号通常是正弦信号，因此它的相位截断具有明显的周期性。这相当于周期性的引入一个截断误差，最终影响就是输出信号带有一定的谐波分量。相位截断并不是每个输出点都产生杂散。它们的大小取决于三个因素：累加器的位数N，寻址位数P，频率控制字FCW。杂散分量分布在基频两边，是DDS杂散的主要来源。

2.2 幅度量化引入的杂散

由于DDS内部波形存储器中存储的正弦幅度值是用二进制表示的，对于越过存储器字长的正弦幅度值必须进行量化处理，这样就引人了量化误差。幅度量化主要有两种方式，即舍入量化和截尾量化，实际中DDS多采用舍入量化方式。一般地，幅度量化引人的杂散水平低于相位截断和 DAC非理想转换特性所引起的杂散水平。

2.3 DAC转换引入的杂散

DAC转换带来的杂散主要包括DAC非线性带来的杂散和DAC毛刺引起的杂散。由于DAC非线性的存在，使得查找表所得的幅度序列从DAC的输入到输出要经过一个非线性的过程，加之DDS是一个采样系统，产生的谐波分量会以采样频率为周期搬移。另外，DAC的有限分辨位数，D/A转换过程中的瞬间毛刺，时钟泄露，转换速率受限等，也会在数模转换中产生了大量杂散