硅晶片融合技术助力　SoC FPGA设计架构脱颖而出（二）

　　现场可编程门阵列（FPGA）是系统设计人员的第三种方案（图1）。在很多方法中，FPGA一直是以软体为中心採用CPU架构的方法，与以硬体为中心的ASIC方法之间的一种做法。在FPGA中实现的演算法，并不像软体那么容易进行修改，但是修改FPGA配置要比投入生产新版ASIC容易得多，即使这种修改只是在几个金属层上。

　　图1 现场可编程门阵列发展蓝图

　　相反地，与在软体中运行任务相比，在FPGA中运行相同的任务会非常快，而且功率消耗也很低。但是FPGA通常要比相等价格的ASIC速度慢，功能效率也要低一些。

　　因此，当一种仅採用软体的解决方案无法满足速度和功率消耗要求，无法找到能够突出产品优势的ASSP，或者使用ASIC不能满足预算要求，达不到预期的产量，无法支援往后的系统改动时，系统设计人员会转向採用FPGA。对于FPGA供应商，这种情况经常出现，在最近几年，FPGA的销售要比其替代方案好得多。

　　在监控实例中，设计人员可以结合使用运行系统软体的工业标準微处理器，以及实现商用硅智财（IP）进行标準影像处理和订製设计DSP管线的FPGA。这样一来，FPGA中的设计在功能模组层级上类似于ASIC，而在闸级实现起来却是完全不同。

　　针对任务选择最佳实现方法

　　在理想情况下，系统开发人员不必在多种方法上进行选择。开发人员可以针对每个任务来选择最佳实现方法。可以在相应的CPU软体中实现很少改变而且不关键的任务。透过标準定义性能和功率消耗非常关键的任务，如此一来，这些任务不会改变，成为固定硬体。而有可能改变并且需要硬体支援的任务，则在FPGA可程式设计逻辑架构内实现。

　　在过去的几个硅晶片製程世代中，这实际上是常用的方法。那时的整合度较低，微处理器、加速器、复杂介面控制器及FPGA都是独立的晶片。但是在90奈米（nm）製程世代，除了FPGA架构外，系统单晶片（SoC）包括这些所有功能，而且由SoC设计人员而不是系统设计人员来确定大部分实现方法。系统设计人员选择最合适的SoC，编写自己的软体，实现FPGA与SoC灵活的介面，进而突出产品优势。

　　现在，情况又发生了变化。晶片开发人员能够使用大量的电晶体，支援FPGA的硅晶片融合。功能强大的微控制器增加专用硬体，因此它们看起来像是ASIC SoC。ASIC和ASSP能够含有功能强大的32位元CPU，因此看起来像高阶微控制器。新的SoC FPGA系列同时含有多核心CPU和专用硬体模组，契合实际需求，可支援系统设计人员根据不同的任务要求来选择软体、专用硬体或是可程式设计逻辑。

　　设计人员可以採用这类融合晶片，在一对功能强大的CPU核心上实现系统软体及影像处理演算法的多执行绪部分。他们可以在DSP硬式核心和可程式设计架构上实现其他演算法，这些都是在一个晶片上实现。

　　日益攀升的开发成本，使得ASIC的应用领域越来越少，而硅晶片融合发展趋势可支援实现叁种系统层级解决方案。微控制器、ASSP和FPGA变得几乎是一样的，但有一个重要的不同点。出于技术和智慧财产权法律的考虑，只有FPGA能够实现最先进的可程式设计逻辑架构。因此只有FPGA支援系统设计人员可在硬体层级实现其突出产品优势的策略。
硅晶片融合带来各种可能

　　硅晶片融合将为今后几年的系统开发确定方向。一方面，将看到高阶微控制器和ASSP成为系统的硬体基础，这些系统硬体将实现商品化，在市场上系统产品之间的不同体现在软体上。另一方面，也会看到突出硬体优势、採用FPGA架构的系统脱颖而出。

　　这种趋势会进一步加速，塬因是两种新出现的技术：叁维（3D）IC和异质结构程式设计系统。3D IC技术支援完全不同技术的IC整合，例如FPGA、微处理器、动态随机存取记忆体（DRAM）和射频（RF）等，在一个堆叠中实现这些技术，没有独立IC的晶片间时序和电源成本问题。此一趋势的一个早期例子是英特尔（Intel）凌动（Atom）E6x5C系列，其整合Atom CPU和Altera FPGA。Atom为软体提供业界标準架构，而FPGA能够建立专用加速器和介面控制器。

　　E6x5C系列还满足另一种新出现的技术的需求--异质结构程式设计环境。理想情况下，系统开发人员只须要编写并除错一个CPU的软体就可以开始设计。然后，开发平台会帮助他们找到关键程式码片段，在多个CPU核心上分配任务，共用快取记忆体，为关键程式码核心建立硬体加速器。透过这种方法，设计团队能够细緻地调整设计，直至其满足时序和功率消耗要求。

这种开发环境的一个例子是Altera现在正在进行的OpenCL-FPGA计画（图2）。其目的是提供单一的环境，让系统开发人员能够在其中採用C语言开发程式，隔离需要大量运算的核心，产生平行硬体引擎