硅晶片融合技术助力　SoC FPGA设计架构脱颖而出(一)

对于系统设计人员而言，提高积体电路的整合度既是好消息，也带来新问题。好消息是，在每一个硅晶片的新制程节点，晶片设计人员都能够在一个晶片中封装更多的元件，例如更多的处理器、加速器和周边控制器。一个晶片内建更多的元件，意味着更好的性能、更低的功率消耗以及更小的体积。　　

　　但是，更高的整合度也意味着以前由系统设计人员所做出的决定，现在是由晶片设计人员来完成，系统设计团队能够实现的创新会越来越少，也不太容易突出产品优势。更重要的是，系统设计人员要能够理解晶片设计人员的思路，同时还可以自由地突显自己产品的优势。

　　根据应用分类　采用对应方式

　　目前俄罗斯电子市场很多最重要的应用都符合某种模式，包括视讯监控、无线和有线通讯，以及高阶工业控制等。在这些应用中，系统收集宽频讯号，处理这些讯号以提取出资料，进行大运算量的分析，做出判断，然后实施判断。

　　例如，监控系统须要处理来自摄影机的1，080条逐行扫描视讯。系统对视讯串流进行处理、增强边缘、识别出目标，最后分离出感兴趣的目标。此一处理过程通常使用标準化，虽然相对简单，但是需要大运算量的演算法。

　　在下一阶段，处理单元的目标分析功能将更强大，例如探测是否有入侵，或识别出某些特定的人。这些演算法可能是专用的，会经常变化。最后经过分析，确定目前的状态是否须要触发警铃、锁闭大门，或者向公共安全机构发出警报。
以软体实现系统功能易被复制

　　设计团队採用叁种不同的途径来实现这些系统。第一种途径最初是透过运行在微处理器上的软体来实现，最近，则採用特定应用标準产品（ASSP），或者功能强大的32位元微控制器。

　　设计团队对软体进行除错、确定演算法，然后检查系统性能。如果任务运行太慢，设计人员会将其移动到独立的中央处理器（CPU）上。或者，如果有数位讯号处理（DSP）核心等合适的加速器，IC上有向量处理器，则将其移动到加速器上，进而对其进行加速。当所有的任务满足其时序要求后，可以在功能、时序和功率消耗上对系统进行最终的验证。

　　在监控实例中，系统控制软体会运行在一颗CPU核心上。标準影像处理演算法可以运行在DSP核心标準函式库的程式上，还可以手动编写更复杂的专用演算法，在所有可用CPU核心并存执行。

　　这种设计方法有很大的优势。其重点一直是软体，也就是系统功能。由于大部分系统功能体现在软体上，因此当出现问题或须要进行改动时，就比较容易对系统进行修改。

　　但是，透过CPU或DSP核心上的软体来执行一种演算法，是最慢而且最耗损效能的方法。因此，对于性能或效率要求较高的系统，以软体为中心的方法并不是最佳方法。系统不同的特性体现在软体上，因此有同样硬体的竞争对手很容易复製这些软体，或者软体有可能被敌方所利用。

　　以硬体当作解决方案　设计弹性差

　　系统设计的另一种方法是直接根据系统要求来开发硬体设计，同时编写在此一硬体上运行的软体。这是开发大部分特殊应用积体电路（ASIC）所採用的方法。一开始，系统规划人员确定需要哪些CPU、加速器、记忆体和控制器，把这些需求告诉晶片设计团队，由他们来开发ASIC。

　　在实例系统中，规划人员可以选择一对安谋国际（ARM）核心来运行系统软体，授权协力厂商影像处理引擎来处理最初的影像处理任务，在进程最后，针对复杂演算法设计订製韧体编写DSP管线程式码。当进行IC设计时，软体团队会针对设计中完全不同的叁种引擎来使用叁组程式设计和除错工具。

　　以硬体为中心的方法有很大的优势。在所有方法中，它能够实现最大系统速率及最高功能效率。但这需要熟练的IC设计团队，且在高阶製程节点，投入也会很大。而且，一旦设计好ASIC，就很难修改硬体或改正错误，也很难应对需求的变化，此一过程会很慢而且成本很高。软体方案能够节省时间，但是牺牲了ASIC方法的优点--速度和功率消耗。

　　因此，虽然在理论上以硬体为中心的方法最适合对性能和功率消耗要求较高的设计，但在实际情况下，设计团队只有在预期会有很大的销售量能够满足成本要求，降低风险时，或者他们知道系统硬体在产品生命週期过程中不会有太大的变化时，才会开发ASIC。实际上，面临关键设计难题的团队很难实现系统IC设计时，通常会放弃ASIC方法，转而购买与系统IC设计功能相近的ASSP。